Switcha JFET-problem

[steppen7]

Jag sitter och simulerar en JFET-switch (PMBFJ112) i Multisim och har lite problem att få till styrningen. Jag vill använda transistorn som audioswitch och tänker mig att den ska ha +/-12V på gaten för ON/OFF.

Problemet är att FET:en beter sig som bäst när den är oansluten i gaten för ON-läget, samt att man får bäst OFF-isolation om man driver gaten rätt hårt till -12V med 100ohm eller liknande.
Drar man gaten till +12V via ett motstånd så blir det bias samt kompression på signalen (ökar med lägre motstånd) som ska igenom vilket jag tycker är mysko. Drar jag gaten hårt till +12V så får jag ca 11.2V DC ut och strömmen in i gaten är runt 50mA rms. Testsignalen in på drain är 4Vp@10kHz genom 220ohm som källresistans, så det verkar ju som att strömmen motsvarar gatespänningen genom källresistansen.

Har jag missat nåt om hur en JFET funkar?

[psynoise]

Resistansen Rds mellan drain och source beror på spänningen Vgs mellan gate och source. För att komma undan med detta bör du istället strömkoppla signalen, t.ex med en stor resistans efter FET:n. Se schema från annan tråd:

Tips på bra switchar för audio?

[4kTRB]

Enligt databladet så är max VGS(off) = -5V så där borde den vara strypt.
Och RDS(on) är max 30 ohm med VGS = 0V

Fig 2 visar en koppling med insignal som switchar transistorn till och från...http://datasheet.digchip.com/364/364-25 ... BFJ111.pdf

[steppen7]

Strömkoppla genom en stor resistans? Den där kopplingen motsvarar väl att R2 går till jord ur signalsynpunkt? In+ och In- har samma spänning, vilket är 0V pga R4. R2 och Rds bildar väl en spänningsdelare så att spänningen relativt gaten varierar på source ändå? Den där kopplingen var från SSL eller hur var det?

Men även om vi bortser från den distorsion som varierande Vgs kan orsaka så förstår jag inte varför det fungerar som det gör när man lägger på +12V på gaten?

[psynoise]

Är ingen expert på J-FET men +12 V är ute i det olinjära området och du bör hålla dig till max 0 V (för n-fet då).

[psynoise]

Strömkoppla genom en stor resistans?

Menar att man får omvandla strömmen genom FET:n till spänningen via en resistor.

R2 och Rds bildar väl en spänningsdelare så att spänningen relativt gaten varierar på source ändå?

Dock kommer spänningen vara ytterst liten beroende på min(Rds).

Den där kopplingen var från SSL eller hur var det?

I stort sätt, dock kunde jag inte se i detalj hur SSL hade löst det. Men jag gissade att det var på detta sätt dom hade löst det på iaf.

[4kTRB]

Är det en "Transmission Gate" du är ute efter?
Det finns i 4000 serien en bra sådan. Annars kan du bygga en
med hjälp av två mos-trissor, en P och en N kopplade mot varandra
och styrda med gate-signaler som är 180 grader ur fas.

[steppen7]

Dock kommer spänningen vara ytterst liten beroende på min(Rds)

Jo det är klart, men spänningen vid source kommer ju då variera lika mycket som spänningen på drain och vi får samma variation på Vgs. Jag tycker det borde vara en fördel att tvärtom INTE dra ström. Ingen ström => Rds kommer inte påverka signalen. När jag tänker efter kanske det är så du menar med "stor resistans" men att jag missförstår varför det då heter strömkopplad?

Är det en "Transmission Gate" du är ute efter?

Det kanske det är så det heter, jag vet inte. I förlängningen vill jag åstadkomma en PIC-styrd ingångsväljare för audio med låg dist. Jag vill alltså kunna switcha ett antal källor på/av.

Att sätta N och P mot varandra tar bort biasen men dämpningen kvarstår. Distorsionen är också fortfarande högre när man drar N-gaten mot +12V och P-gaten mot -12V.

Det optimala enl. simuleringen är att koppla N-gaten till -12V för off och lämna den öppen eller köra 1Mohm till +12V för on. Omvänt för P-gaten då. Då får jag 0.000% dist i on-läge och 143dB dämpning i off-läge. Tar jag symmetriska värden, säg 1kohm, så dämpas utsignalen i on-läget 3dB relativt de osymmetriska värdena samt att distorsionen ökar till 0.008%. I off-läget blir dämpningen "bara" 103dB.

Jag förstår inte hur det kan gå en DC-ström in i gaten. Tar jag och kopplar source och drain till jord via var sitt likvärdigt motstånd och sen kör på en spänning på gaten så går det en ström genom gaten ut i drain och source likafördelat. Ström börjar flyta runt 0.7V på gaten som om det vore nån bjt...

[4kTRB]

En N-kanal JFET styrs med gaten som är ett P-område.
Alltså är gate till source och gate till drain en PN-övergång
som börjar leda likt en diod när gate-spänningen blir högre
än ca: 0V.

Alltså om gaten har högre potential än source
går en ström från gate till source och om gate har högre
potential än drain går en ström från gate till drain.

[4kTRB]

Studera den första stora röda varningsrutan i den här PDF:en...
http://ist-socrates.berkeley.edu/~phyla ... s/bsc5.pdf

[steppen7]

Jag har aldrig använt JFET och trodde att den också hade ett oxidskikt vid gaten pga förkortningen FET. Men se där, man lär sig... Den där röda rutan var ju rätt rolig, speciellt eftersom jag fick en ström på dryga 50mA vilket var precis det dom varnade för!

Då borde det vara enklast/bäst att koppla ett högohmigt motstånd mellan gate och source så att Vgs håller sig på 0V och sedan dra gaten till -12V när man vill stänga av. Fast iofs, om det inte är en MOS-kapacitans på gaten så går det väl lika bra att lämna den öppen? Switchtiderna är ju ändå inte av betydelse.

[4kTRB]

Jag testade en PSPICE simulering av JFET-switch som är tänkt
att användas i en sample & hold applikation.

En hög puls från VP backspänner dioden och får JFET:n att leda
medans en låg ger en spänning på ca: -6V på gaten som stryper
transistorn. Den här kopplingen går att få sanslöst snabb.

[4kTRB]

Även negativ spänning hos V2 släpps igenom.

Det går alltså fint att sampla tex en sinus.

Eller att släppa igenom en analog signal. En analog switch.

[steppen7]

Intressant. Jag postade just min lösning i audioswitch-tråden. Styrningen av gaten är lite annorlunda då den använder transistorer för nivåomvandling för att kunna styras från en PIC.

Hmm, undrar hur din variant med dioden skulle se ut om man skulle anpassa den till logiknivåstyrning. Inte för att jag behöver kunna switcha snabbt men om det går att slippa några transistorer vore det ju trevligt.

[4kTRB]

Testade med en sinus som insignal.




Distortion måste man nog mäta upp med en fysisk koppling.