Hjälp med att skapa lågjittrig klocksignal för ADC

Elektronikrelaterade (på komponentnivå) frågor och funderingar.
pagge
EF Sponsor
Inlägg: 933
Blev medlem: 15 juni 2004, 00:15:08
Ort: Luleå
Kontakt:

Hjälp med att skapa lågjittrig klocksignal för ADC

Inlägg av pagge »

Jag skall tillverka ett höghastighets datinsamlingskort till en BF-537 Blackfin DSP från Analog Devices. Siktar på samplingshastighet på 25MSamp två kanaler. ADCn jag tittat på är en AD9863. Huvudskälet till att välja den var att den klarar av att interleava två paralella datakanaler till en. Detta är bra då det bara finns en dedikerad paralellport på BF537 och jag inte gärna vill skapa nån "glue logic" emellan.

Nåväl, till problemet. För så snabb sampling behöver man en klocka väldigt fri från jitter. Formeln för att beräkna hur mycket brus klockjitter tillför vid fullskalig insignal är:

tjitter = 1 / SNRjitter * (2pi*fin) = 2.3ps
För 74db SNR (12 bitar) och c:a 12.5MHz full-scale input.

Det är flera storleksordningar högre krav än vad t.ex. uC oscillatorer erbjuder. Det verkar som om det är en väldigt nishad specialmarknad. De stora drarkarna Texas, AD, m.fl. verkar inte befatta sig med oscillatorgenerering. AD rekomenderade några tillverkre, men det verkar vara hopplöst att få tag i dessa kretsar i små serier. Fina kretsar jag hittat, men ej får tag i är t.ex:

VFAC570 och
HSM933

Så vad jag behöver hjälp med är alltså att generera en klocka på 25MHz på enklast möjliga sätt (gärna ett enda chip) med:

*Dutycyckle 45-55%
*Jitter mindre än några ps (Kan dra ner på kravet lite, i specifika projektet duger i värsta fall uppemot 100ps)
*3.3V Single ended CMOS nivå ut.

Alternativt hjälp med att få tag på de chip jag länkade till tidigare i små kvantiteter typ 5-6 st.

Hoppas nån här har några tips. Bra eller dåliga, alla tips duger :). Jag har dunkat huvet i väggen ett tag nu känner jag.