Hur få FET att bottna

[Per Nilsson]

Jag undrar kort och gott hur man får en FET transistor att bottna då man vill använda den som switch. Vilket värde anger när transistorn bottnar?

[danei]

Normalt lägger man på 15V. Ner mot 10V ökar resistansen och över 20V kan de gå sönder. Det finns även varianter som ger låg resistas redan vid 5V.

[Klas-Kenny]

Det brukar finnas en graf över max Ids (Ström mellan drain och source) vid en viss Vgs (Gate-spänning) med i databladet som säger just detta.

[psynoise]

Man brukar använda mättnadsspänningen V_DSAT för att markera den spänning V_GS mellan gate och source som behövs för att mätta drainströmmen. Detta mättnadsområde enligt en styckvis modell börjar då V_DS > V_GST där V_DS är spänningen mellan drain och source samt V_GST = V_GS-V_T där V_T är tröskelspänningen. Enligt Shockleys transistormodell fås mättnadsströmmen

• I_DSAT = k/2 * V_GST²

Både k och V_T kan skilja mycket mellan olika diskreta transistorexemplar. Enligt modellen är I_DSAT obegränsad med V_GST och det gäller att begränsa denna. En strömgenerator av något slag är alltså ett måste, i sin enklaste form duger kanske en resistor från matningsspänningen.

För diskreta effekt FET är V_T väldigt högt. För att få till någon större ström kan det behövas V_GS upptill 15 V som danei skrev.

[kimmen]

15 V är ofta onödigt.

Jag skulle föreslå tabellerna i databladet, snarare än diagrammen. För standardeffekttyper brukar 10 V gate-sourcespänning ge "märk-bottning" eller vad man nu skall kalla det. Högre spänning kan ge en smula lägre resistans, men sällan särskilt mycket!

Se t.ex den här klassikern:
http://www.irf.com/product-info/datashe ... rfp240.pdf

Maximal drainström, liksom övre garanterad gräns för tillresistans, anges vid en viss gatespänning. I det här fallet är det just 10 V. Undersöker man graferna är det ingen större skillnad mellan att köra med 10 V eller 15 V under c:a 40 A drainström. Grafen för tillresistansens (kraftiga!) variation med temperaturen anges också för 10 V gatespänning.

Här är ett annat exempel, där det också finns en ganska tydlig graf:
http://www.fairchildsemi.com/ds/FQ/FQP32N20C.pdf

Att höja gatespänningen från 10V till 20V för den här andra förbättrar inte tillresistansen mer än c:a 10%.

[blueint]

Hur djävligt brukar tillresistansens variation med temperaturen vara?

(Rds_on?)

[kimmen]

Så pass stor att man får se upp. Grafer bör finnas i alla datablad.

Ganska typiskt är dubbelt (!) så stor vid 150 graders kanaltemperatur som vid 25 grader! Eller ännu värre.

Detta betyder ju då att en MOSFET som används som bottnad switch kommer att utveckla mer förlusteffekt ju varmare den blir. Är kylflänsen för liten kommer temperaturen rusa iväg.

Fast å andra sidan underlättar ju detta beteendet vid parallellkopplade MOSFET:ar som används som switchar.

[4kTRB]

Är det en JFET det handlar om så lägger du Ugs på 0V.

[danei]

Det stämmer att man inte vinner mycket på att gå från 10V till 15V. Men om man ser det på ett annat sätt. under 10V ökar resistansen duktigt, över 20V riskerar den att gå sönder. Så i intervaller 10-20V vill man vara, då är 15V ett vettigt val. Men det kan ju finnas en hel radda andra parametrar som påverkar.

[blueint]

Eftersom MOSFET:ens gate är spänningsstyrd och det är gate-kapacitansen som begränsar tidsmässigt. Kanske kan man dra spänningen med stor ström till 10V och sedan med liten ström (högimpedivt) till närheten av 20V ..?

Eller är MOSFET känslig för spänningen som sådan att det inte spelar någon roll hur lite ström som används för att dra den till en viss spänningsnivå?

[4kTRB]

n-jfet GÄLLER DET JAG SKREV.

[blueint]

oops..

Men då (J)FET använder fälteffekt också borde samma princip gälla?

[psynoise]

Eller är MOSFET känslig för spänningen som sådan att det inte spelar någon roll hur lite ström som används för att dra den till en viss spänningsnivå?

Egentligen är det laddningen på gate:n som styr kanelen genom inversion. Tänk en mos-transistor som en kapacitans mellan gate och kanalen.

[hcb]

Skall man vara ännu petigare är det väl fältstyrkan över kanelen ( ), därav namnet FET.

[psynoise]

Elektriskt fält definieras matematiskt från elektrisk laddning och elektrisk kraft. När man väl räknar på olika egenskaper för mos-transistorer blir det lätt laddningsmodeller. Som jag skrev innan är det enkelt att tänka sig en kapacitans med laddningar på båda sidor med samma storlek.