Värmeutveckling i HEXFET, både N- och P-kanals

[MicaelKarlsson]

Sitter och skissar på en H-brygga modell enklast möjliga och började fundera på vad som utöver R_DSon bidrar till värmeutvecklingen i de små HEXFETarna. Om jag spånar lite fritt borde kapacitanser resp. induktanser mellan GS samt DS ha betydelse men är det så? Vad mer kan inverka? Då tänker jag inte på PWM-frekvens och omgivande temperatur utan endast de faktorer i själva transistorerna som påverkar värmeutveckling.

Tips på länkar eller egna teorier uppskattas.

H-bryggan skall föresten användas till en motor i denna storlek från: www.hobbytronik.se

[jesse]

Det som påverkar mest , förutom R-on, är kapacitansen mellan gate och drain. Särskilt om du har hög spänning på drain. När du snabbt försöker höja spänningen på gaten och når "treshold", så kommer drainspänningen att rasa snabbt.... denna hastiga sänkning i spänning påverkar gaten via parasitkapacitansen drain-gate så att gatespänningen dras ner vilket i sin tur sänker hastigheten för omslaget. Du kan se effekten tydligt i ett oscilloskop då gatespänningen en stund "fastnar" på treshold-nivån, och ökar inte förrän dranspänningen slutat sjunka. Ju högre ström du har på gatedrivare deto bättre motverkar du denna "platåeffekt" på gaten. Driver du i 3A på gaten så går det 10 gånger fortare än om du lägger på 300mA, och omslagsförlusten minskar med nästan 10 ggr.

Exakt samma effekt upplever du om du försöker säkna gatespänningen till noll. Den fastnar en stund vid "treshold".

Värmeutvecklingen från omslagseffekten blir ju proportionell mot PWM-frekevensen eftersom denna effekt uppstår varje gång transistorn slår om. Så frekvensen kan du inte bortse ifrån.

[janaf]

Förutom Ron så är en förlustpost också att när dom switchar på/av så går det inte oändligt fort och i läget däremellan har dom alltså både ström och spänning och därmed förlust, omslagsförlust. Hur stora den förlusten är är beror på switchfrekvens, hur fort FETarna switchar och spänning / lastström. En grov upskattning är att räkna på att förlusten är halva matningsspänningen gånger halva lastströmmen över switchtiden. Switchtiden är beroende av gatens kapacitans, gatedrivkretsens spänning och maxxtröm som i sin tur begränsas av gatemotståndet....

Om det är långa switchtider i förhållande till av-påtiden så är den förlusten ganska stor.

Sen har gatedrivkretsen också en förlust....

När man väljer FETar så är det en balansgång mellan låg Ro (lågt ledningsförlust) och låg Qg (lättswitchade / låg switchförlust).

[jesse]

>När man väljer FETar så är det en balansgång mellan låg Ro (lågt ledningsförlust) och låg Qg (lättswitchade / låg switchförlust).

Ja, dom "kraftigaste" FETarna brukar ha hög gatekapacitans, vilket kräver kraftigare gatedrivkretsar, om man inte kör väldigt låg frekvens.

[janaf]

Generellt: låg frekvens (typ tiotal KHz) så är lågt Ron viktigast, hög frekvens (typ MHz) så är Qg oftast viktigast. N är generellt bättre än P...

//Ändrat GHz till MHz, felskrivet //

Det är en stadig utvecklig på området och "figure of merit" för Ron + Qg går stadigt neråt för varje ny generation.

Nya MOSFETar har påtagligt bättre totalprestanda än dom som är 10 år gamla.

[jesse]

GHz var väl att överdriva.... Det räcker väl ibland med 100kHz för att en MOSFET ska bli varm pga omslag, särskilt om man inte tagit hänsyn till det med anpassade kretsar. Men visst finns det MOSFETAR i GHz-sammanhang också... och då är säkert inte R-on en så viktig faktor....

[janaf]

Oj, tryckfelsnisse kan inte se skillnad mellan G och M... Skulle vara "typ MHz". Har ändrat.

Jag jobbar mest med kraft-FETar vid ett par hundra kHz upp till ca en MHz och i det området så är switchförlusterna påtagliga, kanske hälften av totalförlusterna men det beror på lastströmmen, drivkretsar, gatemotstånd med mera.

[blueint]

janaf, För användning i klass-D förstärkare?

[janaf]

Ja, förstärkare och SMPS

[MicaelKarlsson]

Intressant, tack till er båda.

I mitt fall blir inte Switchfrekvensen (kommer knappast upp i 100 kHz) så hög och max belastning blir 1,6A om man skall tro på http://www.hobbytronik.se och det skall man väl göra.

Tänkte switcha den ena transistorn och låta den andra bara vara öppen eller stängd.

[övrigt]

Slinker in ett tack för en schysst förklaring till jesse. Har funderat just över anledningen till den "platån"

[janaf]

Ett litet PS: Om inte "Millerplatån" fanns hade man kunna se gaten som en liten kapacitans.

På grund av platån/olinjariteten anges enheten laddning, i Colomb, i stället för som kapacitans. Qg anges ofta (men inte alltid) för 10V laddning. En Qg av 10nC vid motsvarar alltså 1nF kapacitans fast alltså en "olinjär kondensator". Det kan kanske underlätta att tänka så.

[jesse]

Aha, då förstår jag vad Qg och nC är för något.
Fast går det att ange något fast värde på Qc?
Beror inte den där platån på spänningen mellan drain-gate?
Om du inte har någon spänning på drain borde väl inte platån uppstå?

Power MOSFET Basics: Understanding Gate Charge and Using It To Assess Switching Performanc
(på sidan tre ser man tydligt sambanden grafiskt)

Get Rid of the Miller Effect with Zero-Voltage Switching

[janaf]

Qg brukar nog anges för FETens märkspänning. Jag har faktiskt aldrig tänkt på det.....

Den andra länken du hade, visar två fördelar med "Zero voltage switching". Dels den du nämner, switchenergin går ner, dvs förlusten i gatedrivkretsen minskar, dels försvinner också övergångsförlusten då spänningen är noll.

Det finns SMPS som bygger på zero voltage switching (ZVS). Problemet är att det komplicerar lösningen då man måsta ha med någon typ av resonans för att få ner spänningen till noll. SMPS konstruerade på det sätt ett kan ha uppemot 97% verkningsgrad, till priset av en lite krångligare krets. En fördel man kan få på köpet är att EMI minskar då switchningen sker vid nollspänning.

[jesse]

Ja, jag har försökt begripa mig på hur man gör det där med nollspänningsswitchar... men har aldrig fattat det. Om utspänningen ska vara reglerbar, hur sjutton skapar man en "lagom" resonans som passar exakt när jag vill slå på/av igen?