Pierceoscillator med CMOS-grind

Berätta om dina pågående projekt.
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Håller på med ett litet projekt att skapa en
frekvenstabil fyrkantvåg på 5kHz.

Jag utgår från en kristall på 4MHz utan att ha
några data på (serie eller parallell?) men det kan
inte vara så svårt ändå att knåpa ihop en oscillator
resonerar jag.

Tyckte det vore kul att testa i LT-Spice innan jag
testar på labbdäcket så jag fick uppdatera lite teori
först.

Läste på i ARRL handbook och där finns data för en typisk 5MHz kristall.
Serieresistans Rs sätter jag till 75 ohm
Parallellkapacitans Cp = 3.8pF
Seriekapacitans Cs = 0.011pF
Serieinduktansen för 5MHz kristallen uppges till 100mH så där räknade jag om
värdet till 144mH och det verkar stämma bra.

Jag ska bygga en Pierceoscillator med en CMOS-inverterare som kopplas parallellt
med 4.7Mohm (som ser till att grinden jobbar i linjär mod).

I punkten B bör jag ha en fasvriden signal på 180grader då grinden vänder 180grader
ytterligare för 360 totalt.

R1 och C2 vrider 45 grader vid 4MHz och kristallen vrider 90 grader och då kristallens
impedans är i stort sett resistiv vid resonans så fungerar den som ett LP-filter ihop med C3
och vrider ytterligare 45 grader. Totalt 180 grader alltså. Stämmer ungefär bra.

Ja det vore ju trevligt om det hela fungerar praktiskt. Kanske finns någon som kan säga
om värdena verkar rimliga? Det blir väl samma värden för en del microcontrollers då
de ofta utnyttjar en CMOS inverterare.

Bild

Bild
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Re: Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Var tvungen att reda ut begreppen med fasskiftet.
Jag beräknade impedansen hos kristallen vid resonans och det blir runt 1.4Mohm resistivt.

Tog ett ekvivalent schema och kontrollerade hur strömmen fasvrider.

R2 fasvrider 45 grader och R3 135 grader alltså 180 grader och
sedan, så klart, -180 grader för R4.

Bild
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Re: Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Verkar inte helt orimligt att det ska fungera.
Viktigt är att inte lasta ner punkten B för hårt
och där har CMOS-grindar sina fördelar.

Jag har då inte tänkt att köpa de här OP-förstärkarna
från LT då de kostar en hel del. Jag testade med olika
varianter men det var lite svårt att hitta typer som började
oscillera i simulatorn.

Vore kul om jag kunde få det att fungera med en JFET men
jag har inte funderat på hur den ska kopplas in.

Bild

Bild
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Re: Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Ja där var det en lite mer ingående analys! :)

De flesta microcontrollers implementerar väl den här
typen av oscillator och om den nu tex inte är så
temperaturstabil som påpekas i tråden så kanske
man kan dra slutsatsen att det inte är det mest
optimala i alla applikationer.

Jag har inga exakta krav på oscillatorn i det här
projektet då enda kravet jag försöker uppnå är
att den är stabilare än den RC-/555 oscillator
jag använder i nuläget till ett annat projekt.
Användarvisningsbild
Icecap
Inlägg: 26632
Blev medlem: 10 januari 2005, 14:52:15
Ort: Starup (Haderslev), Danmark

Re: Pierceoscillator med CMOS-grind

Inlägg av Icecap »

Om du behöver något som är rimligt exakt, billigt och startar snabbt samt ägnar sig till grind-oscillator ska du kolla på en keramisk resonator. De råkar även vara avsevärd mer stryktåliga än kristaller.
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Re: Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Om jag hade en lämplig sådan så vore det kul att
testa. Jag har några stycken i komponentskåpet,
typ 10.7MHz, 5,5MHz och någon på 3MHz nånting.

Med tanke på den mängd applikationer där det ingår
kristaller så kommer det här räcka för kraven i just den
här applikationen är jag ganska säker på.
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Re: Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Testade med en JFET i återkopplingen och visst fungerar det.
Det blir ingen sinus direkt på drain då signalen på gate har alldeles för hög amplitud.

Däremot efter kristallen så finns en hyggligt fin sinus på 4MHz. Nu är det inte viktigt då jag
ska ha insignalen att driva efterföljande CMOS-grindar som skärper upp det hela
till fyrkant.

Vore kul om det här kunde fungera praktiskt. Nu kan jag i vilket fall koppla upp det här
för ett inledande test.

+E = 8V

Bild

Bild
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Re: Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Tog upp en Ugs-Id kurva på en BF244A med mitt nya JFET-testar instrument

http://elektronikforumet.com/forum/view ... ET+testare
Första skarpa utnyttjande av det instrumentet för övrigt.

Kopplade sedan upp enligt schemat på mitt labbdäck.
På gate finns en superstabil sinus 4V t-t på 4.00011MHz
enligt mitt oscilloskop. Fungerade klockrent direkt!

Faktiskt så är signalen på drain väldigt lik den som LT-Spice gav.
På gate är det inte lika stor negativ offset på signalen som LT-Spice
vill ha det till men offset är fortfarande negativ. Och plockar jag
ut signalen via en konding så är det åtgärdat.

Nästa steg blir väl att kapa den negativa delen eller på
något sätt anpassa så den blir lämplig att ha som insignal
till en CMOS grind.

Använde formlerna för att se hur pass bra det stämmer och
det blir användbara värden om man nu enbart skulle veta
Ugs(off) och Idss. gm0 är lutningen på kurvan då Ugs=0
och ska enligt formen bli 4mS vilket jag dock inte mätt och
verifierat med linjalen.

Bild

Bild
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Re: Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Anslöt den här nivåskiftaren till gate så nu finns en
3V t-t sinus liggandes strax över 0V. En bra start
om jag ska mata en CMOS-grind.

Vidare så anslöt jag 2.7pF + 1pF parallellt över kristallen vilket
gör att frekvensen sjunker till 4.00000MHz
Det gör också att t-t amplituden sjunker ca. 1V

I den applikation jag ska använda oscillatorn till är det inget viktigt
med precis 4MHz men det var kul att testa.

Edit:
Jag tittade på sinusen med MAG 20x på oscilloskopet och då syns
att sinusen jittrar/fasskiftar en del. Om det blir bättre på ett etsat
kort vet jag inte. Men helt stabilt är det inte.


Bild
Användarvisningsbild
4kTRB
Inlägg: 20671
Blev medlem: 16 augusti 2009, 19:04:48

Re: Pierceoscillator med CMOS-grind

Inlägg av 4kTRB »

Efter en del experiment och kalkyler har jag kommit fram
till den här 5kHz generatorn.

På gate har jag en sinus på 4Vt-t och jag ville justera offset så den
kan användas direkt in på en CMOS 4022.

Nu var det inte så lyckat att plocka signalen direkt från gate så jag använde en
kapacitiv impedansomvandlare för att driva ett GE-steg.

Detta kan tyckas som lite väl komplicerat för att få fram en 4MHz signal men det var
faktiskt kul att labba med och öva lite HF-analys på.

Förstärkningen hos GE-steget sjunker rejält vid 4MHz pga Miller-effekten men det
kompenseras av 150uH spolen på kollektorn. Ca: 22ggr blir nu Av och jag kan justera in så det
blir en sinus på 7Vt-t att koppla till diod-nivå-skiftaren.

I databladet för TC4022 finns att läsa att Input High Voltage ligger mellan 5.5V
och 7V med 9V matningsspänning så då blir det bra med 7Vt-t.

Utsignalen är en kanonfin 5kHz fyrkant med 50% duty och 8V i toppvärde.
Ja nu återstår att fixa ett kort.

"Oscillator med CMOS-grind" blev "Oscillator med JFET" .... !

Bild
Skriv svar