Kan någon hjälpa mig lösa minnesmysteriet?

[AndersG]

Har två 72-pin SIMM "IBM 2MX32-60 Memory Card GT-7272 60 ns 72-pin SIMM RAM module" den har totalt 16 st Micron MT4C4007JDJ, som är 1M x 4 DRAM. Så det bör bli 2Mx32, men när man kollar på chippen så har de bara A0..A9, eller 10 bitar, ta det x2 och vi får 20 bitar. 20 bitar kan adressera 2^20=1048576adresser. Eller räknar jag fel någonstans?

[Gimbal]

I databladet för minneskretsen står det att MT4C4007JDJ har 20bitars adress. Man läser in 10bitar, växlar RAS eller CAS eller liknande och läser in 10 bitar adress till.

[TomasL]

Man kanske använder OE till adressbit 11

[nifelheim]

och värden väljer "rätt" bank på stickan genom att RAS, eller om det var CAS, är utdraget separat till 72 pin kontakten.

Finns fyra pinnar som talar om konfigurationen av minneskretsar på aktuell modul (enligt någon JEDEC standard förmodligen)

edit: jag trodde mig skriva en fortsättning på Gimbal's inlägg

[Glenn]

Vet att nyare 72pin SIMM hittas som halva storleken av äldre datorer, troligen är det väl just nån typ av adressering som är tillagd senare i specen än vad som fanns när den gamla datorn tillverkades. .:kanske som på just det där minnet.

[ASEA]

Kortet är säkert arrangerat som två banker med 1M*32(8 chip) i varje.
Sista biten(i 2M adressrymd), dvs den 21:a adressbiten växlar mellan bankerna för att det ska bli 2M totalt.

[AndersG]

Kortet är säkert arrangerat som två banker med 1M*32(8 chip) i varje.
Sista biten(i 2M adressrymd), dvs den 21:a adressbiten växlar mellan bankerna för att det ska bli 2M totalt.

Ah.. Så måste det vara. De fibblar med RAS/CAS! tänkte inte på det. När man kollar på blockdiagrammet för en MT816D832 (16Mb) så går RAS0 och RAS2 till den ena banken oh RAS1, RAS3 till den andra. Så det är så de väljer bank. Det SIMMET har som saht var 8 kretsar på ena och 8 på andra

[ASEA]

Vad är det till? 486:a?

Här finns det kanske lite matnyttigt exakt hur adresseringen går till; Intel 82359 Dram kontroller

[AndersG]

Vad är det till? 486:a?

HP1000 A400

[ASEA]

Aha, spännande!

[AndersG]

Japp. Har hållit på alltför länge så jag har glömt saker på vägen. Detta dokument läste jag då, och läste om nu: https://www.pjrc.com/mp3/simm/simm.html

Så RAS/CAS används även för adressering och dessutom så att man om man vill kan använda ett simm som 8, 16 eller 32-bitar. Jag använder 17 bitar, en för paritet. Nu får jag tänka om mina kopplingar litet.

[AndersG]

Här är en bra förklaring/dokumentation:

2025-02-14_09-32-47.png

[MiaM]

Sidospår: Om jag fattat rätt så finns det SIMMar med separat CAS för varje byte, och gemensam RAS. Tror iaf det är hur så kallade "GVP-SIMM:ar" fungerar. De användes på acceleratorkort (typiskt 68030 eller 68040) till Amiga en gång i tiden, och de lär väl ha dykt upp innan 72-pin SIMM blev en etablerad standard. Korten hade inte fysiskt plats för drivor av 30-pin-SIMM:ar, så de tog fram egna.

Det finns beskrivningar på att bygga om vissa 72-pin-SIMM:ar för att passa dessa kort, men de är ungefär så vaga som allt DIY relaterat till DRAM från förr, ungefär. Lite förvånansvärt att ingen gjort en slags adapterkaka, som består av ett par SIMM-mässiga moduler som trycks in i en/flera GVP-SIMM-hållare, och som sen har hållare för vanliga SIMM:ar och/eller DRAM lödda direkt på ett större kort eller liknande.

[AndersG]

Om jag fattat rätt så finns det SIMMar med separat CAS för varje byte

Japp. Så är det på alla 72-pinnars i allafall. CAS0 väljer första, CAS1 väljer andra så man kan använda som 8, 16 eller 32 bitars. Jag kör nu alla CAS i parallell eftersom jag behöver 17 bitar, 16+paritet.

[MiaM]

Jag fick väl hjärnsläpp, jag menade nog separat RAS per byte, och eventuellt separat CAS för att välja block/bank. Eller med andra ord tvärt emot 72-pin-SIMM:ar.

Jag kan ha missuppfattat detta dock. Det finns iaf inga adaptrar som direkt tillåter att man använder 72-pin-SIMM:ar omodifierade i en GVP-SIMM-sockel.