Hur räknas längdanpassning om man har en avlastningskondensator?

[DanielM]

Vi säger att jag har en punkt A och en punkt B. Mellan där så ska det gå en ledare. Den får ha en viss längd. Men jag måste hänga på en avlastningskondensator också. Men det får jag göra på punkt C.

Hur räknas längdanpassning om man har en avlastningskondensator?
Ska jag titta på längden A till B, A till C eller summan an valla längder?
Det låter mer logiskt om längden ska vara mellan A till B för det är där signalen ska transporteras mellan.

Skärmbild 2024-05-19 195655.png

Jag håller på att längdanpassa ett DDR3L minne. Så här brukar det se ut för mig på data-bussen. Dom här har inga vior, så ledarna i Data dras på övre planet.
Däremot ledarna i Address_Command dras på undre planet, vilket medför en extra längd på 1.52 mm då mitt kretskort har denna sluttjocklek vid produktionen. Jag är lite besviken över DQ0 då den är ca 0.5mm ifrån gränsen. Det gick inte få den kortare då den ledaren är i princip spikrak nu.

Skärmbild 2024-05-19 195817.png

[DanielM]

Ingen som vet?
Det är för ett DDR ramminne och enligt dokumentet så ska jag både ha impedansanpassat och längdanpassat. Jag har tillgång till IBIS fil som databladet för DDR-minnet rekommenderar att jag använder, men jag har ingen aning hur jag ska använda det.

[Klas-Kenny]

Syftet med längdmatchningen är att alla signaler ska komma fram samtidigt. Således är det A till B som är relevant för längdmatchningen.

Gällande att en signal inte "går" få tillräckligt kort, så löser man normalt det genom att göra alla andra ledare längre.

Samt du säger att ledarna på undersidan blir 1.52 mm längre, om kortet är 1.52mm tjockt blir det 3.04mm, då ledaren ska både fram och tillbaka.

[DanielM]

Men påverkar inte den där lilla stumpen något?

[Klas-Kenny]

Den påverkar inte längdmatchningen. Där emot kan den påverka impedans/signalintegretet och bör hållas så kort som möjligt.

[DanielM]

Okej.
Enligt ST ska det vara 55 ohm för singel och 100 ohm för differentiell. Jag har även alla interna längder och krav på hur lång dom får vara i förhållande mot klocksignalen. Så det går frammåt.
Men jag personligen tycker det är svårt att hålla dessa stumpar så kort som möjligt. 10 mm är väll max som jag kan uppnå på stumparna.

[DanielM]

Normalt ska man inte ha vior på en signalledning för DDR minne. Men om jag gör en sådan koppling, bra för att öka längden. Är detta OK då?

Det är bara DDR WEN som har ej möjlighet att förlänga. Så jag har gjort på detta sätt nu. Vad tycker ni? Alla blå ledare har 2 vior, men bara DDR_WEN har 4 vior.

Blå = Under lagret
Orange = Övre lagret
Via = 0.3mm / 0.5mm
Tjocklek: 1.52 mm
Ledarens bredd: 0.12 mm

Det är väldigt trångt på bilden. Jag hamnar mellan 0.2 till 0.3mm avstånd mellan ledarna.

Skärmbild 2024-05-23 010348.png

[Janson1]

Jag funderar, har du kollat in hur Rasberry Pi korten ser ut? Det borde väl gå att hitta någon variant som är hyfsat lika vad gäller dess DDR minne i alla fall.

[DanielM]

När jag läser dokumentationen från ST så säger dom följande att dom vill helst att man har så stort avstånd som möjligt.
Minimum är S-3S regeln när det är möjligt.

Däremot så verkar det vara OK att använda övre lagret för att korsa ledare.

Skärmbild 2024-05-23 085705.png

an5122-stm32mp1-series-ddr-memory-routing-guidelines-stmicroelectronics.pdf