Samplingssystem

[Spisblinkaren]

Jag kan stolt tala om att jordplan finns med i mina slutliga varianter av dina routningar!

Kollade alltså upp det med den fantastiska sidan gerber-viewer.com.

Betraktar nu KSS_M (25 vior) som fullständigt klar, KSS_R måste dock revideras med avseende på faktiskt storlek hos ZIF.

Betraktar dessutom KLD_M (cjonash) som klar.

Dock bara måste jag ha pin-nummer i KLD_F (som jag själv autoroutat och genererat Gerber för, gillar dock inte riktigt den lösningen för allt kan routas på ett lager samtidigt som jag säkert fått 50 vior OCH onödigt klena banor).

Av Glenn har jag sedan tacksamt lärt mig att man ska skriva i lagret tNames för att få nuffror, så det är vad jag kommer att göra.

MVH/Roger
PS
Märker förresten att MEGA-shieldens nuffror inte är med och då inte ens i GTO-filen

[Borre]

Gerber generar det som finns i valda lager, oavsett om det är korrekt kopplat, färdigroutat osv, eller inte.
Jordplanet är inget eget lager så du behöver inte ens fundera på om den är med eller inte, är jordplanet skapat kommer den med i gerberfilerna.

[Spisblinkaren]

Suveränt och uppenbarligen korrekt.

Tack för ditt förtydligande!

MVH/Roger

[Spisblinkaren]

Jag funderar på om jag inte ska ta till en CPLD redan från början vad beträffar mitt diskreta samplingssystem.

Tankarna går såhär:
1) Virsocklar är dyra, många gånger mycket dyrare än kretsarna.
2) Experimentkort med öar modell A4 är också dyrt
3) Kortet blir stooort
4) Kortet är ej reproducerbart (annat än med en massa jobb)
5) Kortet går inte att sälja
6) Kul att vira, dock

Jag vet just nu inte riktigt hur jag vill göra men en sak är säker, kortet blir både mycket mindre, enklare reproducerbart och mer säljbart om jag nyttjar CPLD, dessutom blir det faktiskt inte bara lite utan mycket billigare.

Medans jag funderar på detta har jag bestämt mig för att skissa på en CPLD-lösning, jag lyfter då ut allt som är analogt eller pseudoanalogt och låter CPLD endast innehålla det digitala.

Rent preliminärt innebär det att följande lyfts ur konstruktionen::
1) IC1 ("Start-Latch", (on)-on, 2st 3NAND)
2) IC36 (R2R)
3) IC7 (Sine Shaper, 3st OP)
4) IC8 (DIL14 32MHz Kristall),
5) IC23:a,b (fb/fs_Enable, 2st 2AND)
6) IC28 (Latch för manuell frekvensstegning, (on)-on, 2st 3NAND)
7) IC22:c (POR-generator, 1st 2NAND)
8. IC29:e (POR-generator, 1st INV)
9) Nätagget lyfts ur
10) IC33 (Analog ingångskrets, 1st OP)
11) IC23:c (Blink-krets, 1st 2AND)
12) IC29:f (Blink-krets, 1st INV)
11) IC34 (A/D)
12) IC35 (RAM i ZIF)

Summa:
1) 4st 3NAND=>2 kapslar (2 kvar)
2) 4st OP=>1 kapsel (0 kvar)
3) 3st 2AND=>1 kapsel (1 kvar)
4) 1st 2NAND=>1kapsel (3 kvar)
5) 2st INV=>1 kapsel (4 kvar)

Låt oss minimera antalet kapslar:
2AND + INV=>2NAND, 4) går bort, således är detta vad som krävs:
1) 2 kapslar 3NAND (2 kvar)
2) 1 kapsel OP (0 kvar)
3) 1 kapsel 2AND (0 kvar, ty 2AND+INV=2NAND)
5) 1 kapsel INV (3 kvar, ty 2AND+INV=2NAND)

Summa summarum så behöver jag 5 kapslar förutom CPLD, A/D, RAM och power.

Detta ska sedan få plats på ett halvt EU

Ytan är i alla fall större än ett Mega-board

MVH/Roger
PS
Alla röda "IC" implementeras på PCB.

Jag är tveksam till om detta får plats på ett halvt EU, eventuellt måste jag lägga de lågfrekventa och/eller analoga bitarna på ett separat halvt EU och CPLD + HF på ett annat, vad tror Ni?

[Spisblinkaren]

Det här kan kanske ändå få plats på ett halvt EU.

Grov skiss på en layout bifogas.

MVH/Roger

[HUGGBÄVERN]

Om RAMet ska flyttas, tycker jag att du ska titta på något mer substantiellt. T ex att ha RAM på ett sidokort som du pluggar in i ditt samplinmgskort via någon bra kontakt. Fast så har du kanske redan tänkt?

[Spisblinkaren]

Bra tänkt!

Jag har faktiskt tänkt lite på det också.

Det här kanske låter lite löjligt men i filmen 24-timmarsjakten så fanns en krets med som kallades FEM om jag inte minns fel, i det fallet hade dom en FEM i labbet och en på farkosten.

Dom hade också en robot som grep tag i FEM och pluggade in det i systemet.

Jag tänker mig nåt liknande dvs att man lätt ska kunna gripa tag i RAM och flytta det, detta går dock inte så bra om man bara monterar det på ett PCB (och bygger in allt) så jag har tänkt att PCB får ha plats för RAM/ZIF men att man via komponentadapter drar ut tåtarna till en annan ZIF på utsidan "racket".

MVH/Roger

[Spisblinkaren]

Jag har nu planerat komponentplaceringen lite bättre.

Jag har tagit hänsyn till precis alla mekaniska komponenter såväl som de logikkretsar som jag faktiskt måste ha utanför CPLD (ty de används "analogt") samtidigt drar jag ut vissa nyckelsignaler såsom fs och fb ur CPLD så att jag har nån chans att debugga ifall det inte fungerar.

Nu ska bara schema ritas och CPLD-program skapas.

Det är faktiskt en stor fördel att designa på det här viset för nu kan jag välja I/O som jag vill map routning, så jag kommer först speca upp kretsen med det enda hänsyntagandet att pinnarna verkligen är generella I/O, en dedikerad klock-ingång kommer jag dock inte ifrån.

Apropå det har jag glömt DIL14-kristallen i min layout-ritning

Måste genast åtgärdas, vänta...så, då var det fixat

Jag har även lagt till JTAG-kontakten ty det måste man ta hänsyn till mekaniskt om inte annat.

Tror nu att jag kan börja cadda detta i Eagle även om det blir lite av en utmaning med avseende på sockel-storlekar samtidigt som jag hittat mitt favoritbibliotek, ic-package.lbr

MVH/Roger

[Spisblinkaren]

Jag har nu kommit en bit på väg i mitt "diskreta" samplingssystem.

Jag har kvar att göra invoke för kretsarna samt att hämta in CPLD'n.

När det gäller CPLD'n börjar jag bli lite osäker om vilken jag ska nyttja, min favorit tycks nämligen knappt att gå att få tag på.

Men jag tror jag kör på med den ändå, nåt enstaka exemplar borde man kunna få tag i ute i vida världen.

Samtidigt, det blir ingen produkt att massproducera.

Men vad fasen jag konstruerar ju bara skit ändå, som nån sa

MVH/Roger

[Spisblinkaren]

Nu har jag gjort ett gäng invoke och adderad CPLD'n.

Det enda som saknas nu är DIL14-kristallen på 32MHz som jag nödvändigtvis vill ha.

Jag nyttjade en sådan på 40MHz när jag gjorde mitt examensarbete (köpte den då från ELFA men de verkar ha slutat sälja sådana) och nu vill jag ha en sån igen även om jag fanimig knappt hittar nån på det sugiga nätet för jag vet att dom finns men hittar dom bara inte.

Samma visa nästan varje gång jag söker på nätet, tycker nätet suger!

Eller också är det jag som suger

MVH/Roger

[H.O]

Kristall i DIP-14 kapsel är kanske inte så vanligt men komplett oscillator finns det gått om. Digikey har 122 på lager varav 4 är på 32MHz.

[Spisblinkaren]

Hej H.O!

Jag hittade två på 32MHz fast SMD på Digikey.

Orkar du lära mig lite?

Vad betyder det om det står Active som Part Status men 0 som Quantity Available?

En sak tror jag är säker, om detta betyder att den finns att få tag på så lär dom inte ta hem bara en åt mig i alla fall.

Sen tror jag att jag måste rätta mig lite, vad jag vill ha är mycket riktigt en oscillator (och inte en kristall i strikt mening) i DIL14 för som jag minns det och vill ha det så matas kapseln med logisk spänning dvs det finns en kristall inuti som drivs av typ en inverterare varvid man får TTL ut, ett idiotsäkert sätt att få en stabil klocka med andra ord (för annars är det rätt kinkigt med vilka kondensatorvärden man använder och hur man belastar och driver kristallen).

MVH/Roger

[Spisblinkaren]

Titta vad jag hittade: http://www.mouser.se/ProductDetail/CTS- ... 9yJ8bzbQ0=

32MHz, DIL14, 5V (CPLD=5V tolerant).

Pin1: NC (kan dras låg för disable), Pin1 är det vassa hörnet
Pin7: GND
Pin14: VCC
Pin8: RF OUT

Nu kan jag slutföra mitt projekt även om jag tyvärr egentligen inte får tag i CPLD'n (XCR3128XL-TQ144) men nåt enstaka exemplar tror jag att jag ska kunna få tag i.

MVH/Roger
PS
Jag hade faktiskt bokmärkt mouser-länken och jag visste om det innan allt mitt sökande i går kväll, problemet är bara att jag har många bokmärken och jag har inte riktigt lärt mig vart dom hamnar men tydligen hamnar dom under osorterade bokmärken, nerifrån och upp dessutom.

[Spisblinkaren]

Ja då hamnade man i den här sitsen igen dvs jag får inte plats med komponenterna på ett halvt EU.

Kretsarna + plintarna + några kringkomponenter är allt jag tycks få plats med.

Istället för plintarna skulle man kunna nyttja headers (eller snarare hålen stiftlisten ger) men det hjälper inte så mycket.

Motstånden skulle kunna resas upp i Japan-montage men då blir felsökningen svårare.

Konstruktionen tycks behöva delas upp i tre halva EU:
1) Digitala kretsar mer eller mindre endast (eventuellt inklusive A/D)
2) Analoga kretsar (OP+Sine Shaper)
3) Supply

Det var lite såhär jag tänkte från början men det blir inte så mycket jobb om man lyckas få in allt på endast ett kort.

Vad tror Ni, får alla kretsar (utom regs och OP) plats på ett halvt EU?

Jag har annars två val:
1) Antingen delar jag upp det här projektet på tre kort enligt ovan, eller
2) Jag virar "alltihop", men jag vill inte vira analogt (inte för mycket i alla fall).
3) Jag gör som jag först tänkte och virar verkligen ALLTIHOP

1) funkar, mycket jobb (med Eagle främst) bara, 2) funkar inte så bra för jag har ingen vir-adapter för just denna CPLD (men jag kan ta fram en, dock har jag lovat mig själv och alla Er andra på forumet att det inte blir fler projekt och jag tänker hålla det löftet, samtidigt jag har caddat fram en PQ208-adapter som dock kräver annan större och dyrare CPLD), 3) funkar ty ingen CPLD-adapter krävs då allt realiseras med diskreta logikkretsar, problemet är dock fortfarande de båda bitarna supply+analogt men nu närmar vi oss nåt, tänk om jag bara caddar supply+analogt på ett kort (borde få plats speciellt om jag nyttjar Japan-montage, igen).

Sista punkten blev intressantare än jag trodde, tror nu jag ska göra såhär dvs supply+analogt på ett kort och den digitala biten på ett kort, där ska jag nog tom passa på att separera CPLD-selen från det övriga så att jag rent optionellt kan välja om kortet ska styra och styras av en CPLD eller en virad variant.

Jag tycker nämligen det är så roligt att vira och så länge man bara virar digitala kretsar är det en klockren procedur för det är liksom bara att vira från pinne A till pinne B.

Jag tar alltså fram två kort, alla signaler som jag kallat IO0-IO19 måste kunna tappas och kortet kunna köras både med och utan CPLD vilket blir speciellt marigt när det gäller CPLD-utgångar men det finns två lösningar (i steg):
1) Man inför TP på alla IO, då har man en möjlighet att "tappa" signal
2) Man väljer att montera eller att inte montera CPLD, då kan man tappa fritt ty inga utgångar "drar ner", jag skulle dock vilja be en gammal kollega montera CPLD på alla mina prototyper så detta är bara en teoretisk lösning
3) Man inför dubbla TP per IO och byglar för CPLD-användning respektive byglar inte för vir-lösning.

Jag har också börjat fundera på en annan sak och det är att sveptiden är lite kort, har nu mha ett trilskande Excel räknat ut att alla diskreta frekvenser (från 1,25Hz till 1MHz) sveps igenom på bara knappt 1,7s, det blir ett snabbt svep men jag tycker nog att det inte gör nåt, om det gör nåt får nån hojta till för då behöver jag utöka antalet adresspinnar för minnet.

MVH/Roger
PS
Det är alltså 32 bitar per symbol, tror jag

[pstrand]

Titta vad jag hittade: http://www.mouser.se/ProductDetail/CTS- ... 9yJ8bzbQ0=

32MHz, DIL14, 5V (CPLD=5V tolerant).

Pin1: NC (kan dras låg för disable), Pin1 är det vassa hörnet
Pin7: GND
Pin14: VCC
Pin8: RF OUT

Nu kan jag slutföra mitt projekt även om jag tyvärr egentligen inte får tag i CPLD'n (XCR3128XL-TQ144) men nåt enstaka exemplar tror jag att jag ska kunna få tag i.

MVH/Roger
PS
Jag hade faktiskt bokmärkt mouser-länken och jag visste om det innan allt mitt sökande i går kväll, problemet är bara att jag har många bokmärken och jag har inte riktigt lärt mig vart dom hamnar men tydligen hamnar dom under osorterade bokmärken, nerifrån och upp dessutom.

Se denna:
https://www.aliexpress.com/wholesale?ca ... =XCR3128XL