Klass B JFET-förstärkare med utgångstrafo

[Spisblinkaren]

Tack för ditt trevliga svar!

Jag har aldrig tänkt drivförmåga vad gäller JFET och MOS förut men nu när du påtalar det får jag att följande gäller:

1) i=Cdu/dt
2) u=Asin(wt)
3) du/dt(max)=wA

Nu är
C=Ciss=700pF
A=6Vp
du/dt(max)=wA=2pi*20kHz*6Vp=7E-5V/s (=0,7V/us)
1) ger då att strömmen är ungefär 0,5mA

Bias hos JFET drivsteg i min KJA är sedan 2mA så visst, detta slukar 25% och påverkar således men jag har beräknat detta vid 20kHz samtidigt som senaste bilden var vid 10kHz (och allt ser bra ut vid 5kHz).

Intressant aspekt det här med drivförmåga, jag har aldrig riktigt tänkt den tanken förut, har mest tänkt i termer om utgångsimpedanser

MVH/Roger
PS
En tanke idag var annars att gå in och bättra på PCB-ledare kring sluttrissorna med kraftig tråd för jag anar nån slags återkoppling som du också tycks vara inne på. Kom ihåg att det är JAG som caddat kortet

[Spisblinkaren]

Man ser inte sina attachments (vid ändring) om man inte startar nytt inlägg...

Höljet på 2SK175 (benämnd 2N3055 pga att footprint inte fanns i Eagle) är Source, båda höljena har jag hårddragit med grov tråd till minus också.

Den fetare "pinnen" är Drain, dessa är numera också hårdragna från trissa till plint via fet RK-kabel.

Den gemensamma tåten vad gäller pp-matningen till OPT/trissor är hårddragen till plus via fet RK-kabel.

Input vad gäller matning till kortet har 1000uF över sig, där landar ovanstående tåtar, ingen längre än 1dm.

Vg ser ju trots allt ganska bra ut men varför Vd inte är en förstärkt "spegelbild" av Vg är knepigt.

MVH/Roger

[YD1150]

Felet verkar vara i fasvändaresteget för simuleringen gav inga fina signaler.
Faktiskt i stort sett samma signal som du fick i verkligheten
Bytte JFET mot en BJT BC548 + rätt biasmotstånd, detta gav ren och fin signal
på båda utgångarna.

[Spisblinkaren]

Vad fasen säger du?

Fel i fasvändarsteget?

Hur då?

Det ligger ju tom INNAN pp-buffersteget!

Samtidig som jag visade dig hyfsad sinus på MOS-gate.

Intressant dock att du får liknande fel och att det försvinner med en BJT.

Har du nån aning om varför?

MVH/Roger
PS
Orkar du ge mig värdena så jag kan testa IRL? Jag har BC546B men kan nog vaska fram en BC548 också pga min "gigantiska" samling jag numera har tack vare cosmox. Jag är dock starkt skeptisk till att en BJT löser biffen.

[YD1150]

Oscilloskopet ger dig svaret, mät båda utgångarna samtidigt!

[Spisblinkaren]

Vad är det för fel på dom här signalerna?

Båda mätta på vardera sidan om splittern.

Jag tror inte så mycket på simuleringsprogram, speciellt analogt får dom inte med hela bilden med kapacitiva och induktiva kopplingar hit och dit och olämpligt dragna ledningsbanor med intern resistans och impedans av svåruppskattad art.

Kul ändå att du tycks hittat en lösning!

MVH/Roger

[Spisblinkaren]

Hoppas du inte blev sur över mitt svar

Fast om du säger att jag skall mäta båda utgånarna på splittern samtidigt och se felet så har du, enligt ovan, fel.

Det enda som händer är en något distad sinus på båda utgångarna och att dom är distade tror jag helt enkelt har att göra med att jag dels mäter open-loop dels att bias kanske inte är perfekt så att det klipps ojämnt.

För övrigt tycker jag det ser mycket bra ut och att en BJT som splitter skulle göra det bättre tror jag så lite på att jag inte ens kommer bemöda mig med att testa

Men som sagt, jag tackar dig för ansträngningen iform av ditt simulerande!

MVH/Roger

[YD1150]

Nej då ingen fara med det Fick i stort sett samma resultat på simuleringen som vad du fick i verkligheten på utsignalen. Skum frekvensdubblare...

[Spisblinkaren]

Men du menar alltså att om jag mäter på splittern så skall jag se problemet?

För som du tidigare sett är MOS-gate "fin" medans MOS-drain är typ en frekvensdubblare

MVH/Roger

[YD1150]

"Phase splitter"....

Resultat före och efter:

Phase splitter 1.jpg

Lite distorsion med orginalvärden...

utsignal före.jpg

Finns en "optimize" funktion, välj önskade spänningar på D och S
samt vilka komponentvärden datorn ska ger sig på och manipulera.
Starta och vänta på resultatet.

opt menu.jpg

Nya värden

Phase splitter.jpg

Ren och fin signal ut med 1,75Vpeak insignal på G

efter optimering.jpg

Klippning sker med 2Vpeak in (dela med 1,414 för RMS)

Clip 2Vpk in.jpg

[Spisblinkaren]

Underbart, YD1150!

Man ser tydligt att det inte finns nån spänning över trissan i första fallet (mitt fall) vilket lär vara anledningen till dist.

Men jag har rätat till det i komponentförslaget jag gav dig.

Vore kul om du orkade testa det, stort tack.

För mitt nya förslag gör precis som det jag ser i ditt optimerade fall dvs utökar Vds från 1V nånstans till 4-5V nånstans vilket är precis vad ditt simuleringsprogram gjort.

Samtidigt har jag alltså bara distorsion vid hög ström/utnivå OCH HF men INTE vid hög ström/utnivå OCH LF vilket inte alls regleras av splittern och det är här din simulering brister, tror jag (obs).

Hoppas du inte tar illa upp.

MVH/Roger
PS
Så vänligen, testa R2=500 och R9=1k också (lättare att implementera än dina specialvärden ). Sen kan man fundera över varför MOS-gate har en relativt fin sinus medans MOS-drain typ frekvensdubblar, hade det varit en rent resistiv last så hade man sett en förstärkt kopia av gate-signalen men nu gör jag alltså inte det och jag har ingen susning om varför annat än att lasten är induktiv (men bara utan sekundär last ty den reflekteras till en resistiv last på primären). Jag mätte förresten nyligen Vds över splitter i mitt standard-fall och fick 4,5V [3Vs;7,5Vd] vilket jag enligt din simulering inte borde få och jag tror lite att jag fått fatt i en trissa som avviker från standard, som du ju vet så har två transistorer av samma typnummer i praktiken jämt mer eller mindre olika parametrar.

[YD1150]

Resultat efter schemat nedan

Phase splitter 500_1k.jpg

Phase splitter 500_1k sim 1_5Vin.jpg

Enligt simuleringen klipper den mycket tidigare än den förra varianten.

Min filosofi på den förra var att lägga en 1/3-del av Vcc på Rd - JFET - Rs
Därför vart det 4V på S och 8V på D med Vcc på 12V. Resten fick datorn ta fram.

[YD1150]

JFET har väl rätt stor spridning också, det finns någon slags "komponent-parameter-variations"
analys som jag inte har utforskat ännu. Programvaran är en fullversion som de släppte
fri då de bommade igen firman efter 39år. Hade visst kostat 4400$ förr, nu alldeles fritt!
Finns även rör!

[YD1150]

Hade visst en BF245B i simuleringen

Men (drain) 820Ω , (Source) 390Ω och 470Ω verkar ge bra resultat.

[Spisblinkaren]

Kan man cadda kretskort med den?

Rör låter häftigt att ha med.

Vad ska du ha för en kopia?

Fråga kan man ju alltid

MVH/Roger
PS
Jag tror tyvärr inte din simulering stämmer men stort tack för att du försökte! När jag kikar i mitt databald över BF245A ser jag tydligt att mina senaste värden skall ge en bra Vds/bias. Och som jag säger så stämmer inte din simulering av mina standardvärden alls ty den säger knappt 1Vds medans jag precis mätt upp 4,5Vds IRL. Jag tror att det är ganska stort spann i toleransen hos säg olika batcher med trissor, kanske tom inom batcherna. Jag har aldrig riktigt trott på nåt fel i biaseringen av splittern men du har tacksamt uppmärksammat nåt som kanske kan förbättras. Fast när du simulerar sämre värden för mitt senaste komponentförslag ja då får jag kalla fötter för ärligt talat är det smidigare med 1k//1k, 1k än 100+100, 1k2+100. Om man nyttjar sockel kan man testa olika trissor, ett primitivt sätt att matcha in det man vill ha.