Korkens Optical Flow sensor

[Agwan]

Fint, lär dig allt om Artix7:an och skriv en kort manual till mig så att jag kan lära mig på en timme också. Vore grymt bra att iaf ha baskunskaper i det där.

[Korken]

Hehe, får jag göra Väntar med spänn på att de ska komma! ^^

[Korken]

Tidig julafton iår!
Hann tyvärr bara med två projekt med Nexys4 kortet innan batteriet i laptopen dog och glömde min laddare på kontoret.

2014-09-26 20.50.00.jpg

2014-09-26 20.46.49.jpg

[Agwan]

På Artix-kortet, sitter spänningsregleringen på undersidan? Ser det ut att vara komplicerat?

[Korken]

Japp det sitter på undersidan, men den är inte avancerad. Kan lägga upp ett schema på min egna switchade design lite senare idag.
Den tänkte jag ha som bas för mina FPGA kort som bygger på LTC3633 och LTC3619, lite snodd från Nexys3.

[Korken]

Förlåt, glömde bort designen men här kommer den.
Mer eller mindre "typical application", men har en P-FET som reverse polarity protection för att klara strömmarna.

smps.pdf

[Korken]

Samt har börjat skissa på den FPGA baserade versionen
Siktar på en Spartan-6 men kan också ta den lilla Artix-7an om man måste.

kflow_fpga.png

[Agwan]

Fint, glöm inte monteringshålen bara.

Är spartan6:an och artix7:an pinkompatibla?

[Korken]

Agwan:
Nejdå, ska jag inte göra.
Artix-7 och Spartan-6 är inte pinkompatibla men ganska nära (samma kapsel). Så ska se när jag har min algoritm hur mycket plats den kommer ta så ska jag sedan välja.
Men designar lite generellt just nu så jag lätt kan byta om jag måste.

[qx5]

Kika även på om du kan optimera algoritmen, inte bara rent analytiskt. Utan även genom att dra nytta av hur en FPGA är uppbyggd. Ibland finns det trix som inte är uppenbara vid en första anblick.

[Korken]

Jo precis, har kollat ganska många tutorials på hur man använder FPGAn effektivt.
Det är lite av en konst tillslut. Men lyckades halvera antalet gates i min komplexa tal normaliserare efter det.

Dock förstör det läsbarheten av koden, men det är nog priset man får betala för prestanda.

[qx5]

Tänkte mer på att förstå själva kärnfunktionen i en FPGA och utforma algoritmens implementering efter det. Koncept som pipelining och parallelisering är centrala till att börja med. Därefter att nyttja CLB effektivt, ev med inbyggda hårdvarublock som ASIC multiplikatorer osv.

[Korken]

Det känner jag att jag har bra koll på, det svåra tycker jag är skriva så SLICEs används optimalt.
ISE verktyget gör ett sådär jobb i vissa fall märker jag, men över lag fungerar det mycket bra.

Edit:
Det svåraste är dock att förutspå strömförbrukning.
Vet inte nu om jag behöver rejäl drivning eller om designen kommer dra några hundra mA när den är klar.

[qx5]

Om du känner för lite "hardcore" så kan du köra "floor planning".

[Korken]

Floorplanning såg användbart ut, men väldigt nitty gritty
Får se om jag kommer dit i detta projekt, men ska försöka lära mig så mycket jag kan på vägen!