Största skillnaden mellan ett diffpar för mig är 0.76 mm.
Jag får väll räkna på hur många ps det blir i förskjutning.

Nu är det inte något problem under ramminnet dock. Skärmbild 2025-09-02 192912.png Kanske här. Jag bryter referenslagret med en rund liten pad. Frågan om detta orsakar problem också? Skärmbild 2025-09-02 192946.png Jag för nöja mig med denna. Kommer inte vidare. Skärmbild 2025-09-02 211527.png Jag k...

Det som vanligen "räddar" dålig layout eller urusel ledningsdragning samt komponentval är att det vanligen är under 0,2-0,5V differens som krävs för att avgöra om det är en etta eller nolla i mottagaränden... Detta visste jag inte. Så två fullständiga skitsignaler som ser katastrofala ut ...

Nu pratar vi om LPDDR4 på 2.166 GHz. Så man ska vara noggrann på att inte ha ett trasigt referensplan.

Jag menar att om jag sätter pinnen till Input och kopplar den till GND så kommer referensplanet bli solid.

Jag menar att denna ö måste få sin matningsspänning. Annars blir den flytande. Dessutom kan denna ö bryta referensplanet.

Jag ska skicka en bild lite senare.

Om du tänker löda fast kablar på debug-paddarna så är det värt att se till att de har lite extra marginal mellan varandra (så man kan kladda med sin stora lödspets utan risk), samt att jordpadden måste ha thermals, annars får du jobba hårt för att få den varm nog. Om du bara tänker hålla fast mekan...

Jag har ännu inte sett någon MCU krets med definierbara pinnar där pinnen varit i "OUTPUT" läge, under eller efter en RESET dvs innan man har konfigurerat pinnen. Så om det är en definerbar pinne så kan man lägga den till GND om man låter bli att ställa den som en utgång. Oftast så händer...

Jo. Men jag litar inte på TI's dokument.
Enligt JEDEC JESD209-4 standarden för LPDDR4 så är det betydligt större än 0.75 ps. Vi talar mot 5-10 ps.

Detta är vad TI skriver

" To be verified by design/simulation, confirming JEDEC defined Vix_CK_ratio (25%) are satisfied with good eye margins."

Dom specificerar +- 0.75 ps får max skilja mellan dessa. Notera att detta är en siffra från TI.

Minnet är ett: Micron MT53E2G32D4DE-046 AUT:C

TomasL skrev: ↑31 augusti 2025, 18:00:17 Det är ju bara att räkna på våglängden, och räkna fram tidsförskjutningen du får mellan ledarna, och se om det faller inom toleranserna.

Jag vet inte vad toleranserna är. Det är detta som är en del av problemet.

Det är uppskattande att du vill dela med dig om djup vetenskap kring impedans. Men du glider bort från ämnet. Frågan gällde: Brukar ni längdanpassa differentialsledare. Enligt Rick Hartley så är det inte så jätte allvarligt och han visar lite exprimentresultat. Men enligt dig så talar han i nattmöss...

Så där ja!
Då var kortet klart!

Du ska jag bara gå igenom ALLT och se till så jag har inte missat något. Sedan skickar jag den på produktion.
Testdebug blev UART8.

Ramminme då?

Jag tänkte bara så att man inte bryter referensplanen ytterligare. Det är nog skämigt att jag misslyckades på en punkt under ramminnet. Men jag antar att denna är förlåten för referensplanet sitter ändå ihop. Alla pinnar är definierade. Allt står i Table 5-1. Pin Attributes (ALY, AND Packages) , men...

Jadu. Vad ska man ha för idéer.

Någon timer för att blinka med LED låter inte helt tokigt. Typ någon designsak. Bara för fint.

Tänk en op-amp som gör så att en matris av LED visar en 3D bild? Vore häftigt.