Sida 1 av 1
Val av FET-Trissa.
Postat: 6 maj 2011, 14:20:45
av TomasL
Behöver en FET-Trissa enligt följande
Kod: Markera allt
FET Type; N-Channel Depletion Mode
IDSS; 24 mA min
BVDS; (VLOOP – VCC) min
VPINCHOFF; VCC max
Power Dissipation; 24 mA × (VLOOP – VCC) min
Där VLOOP är 18V och VCC=5V
Kikar på denna: 71-311-60
Kan inte hitta Vpinchoff i databladet, har dock läst att det skall vara ungefär lika med Vgs(th)
Dock är Vgs(th) på denna transistor -1,2V, gissar att den bör passa, då jag tolkar ovan data att spänningen inte får vara över Vcc, och då borde det funka om nu detta är Vpinchoff.
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 14:30:08
av TomasL
Ytterligare en fråga, är det nån särskild symbol för Depletion mode FET.
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 14:48:35
av kimmen
Man kan göra skillnad på dem på det här sättet (visar om kanalen leder eller ej utan gatebias). Men det finns ju en del olika symboler i användning för mosfetar, och en del gör inte skillnad, t.ex. används ibland den högra även för anrikningstyper eller symboler som är mer inspirerade av bipolära transistorer.
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 18:35:21
av Pucco
Är du säker på att det inte är en JFET du ska ha. Dom är oftast av depletiontyp.
https://www.elfa.se/elfa3~se_sv/elfa/in ... #toc=19182;
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 18:43:27
av TomasL
Det är lite luddigt, de data jag angav är det jag har, enligt databladet på kretsen ifråga (AD421)
https://www1.elfa.se/data1/wwwroot/asse ... 321844.pdf
Men i databladet så anger man ett par exempel, vilka är MOS-Fetar, i texten pratar man dock om en vanlig N-FET, så jag har blivit lite konfunderad.
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 20:20:03
av kimmen
En N-MOSFET är ju en N-FET iofs, dock inte en N-JFET... Ändå så händer det att symbolen som i vissa sammanhang endast betyder J-FET även används för MOSFET:ar.
I den där applikationen borde båda typerna fungera, bara parametrarna är lämpliga. Så länge gaten håller sig mer negativ än source, vilket den gör i det där fallet, fungerar de i princip likadant.
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 20:22:11
av TomasL
Ok, då återstår frågan om PinchOff
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 20:48:41
av kimmen
Det de menar är att tröskelvärdet/pinchoffspänningens belopp inte får vara större än matningsspänningen. Kretsen kan styra V_GS mellan c:a 0 V och -Vcc, och detta måste räcka för att styra ut transistorn mellan 24 mA och 4 mA.
Jag hittade inte något värde för lägsta garanterad ström vid 0V Vgs i databladet för transistorn dock, det är denna de kräver skall vara större än 24 mA. Typiskt är dock över 250 mA vid 0V Vgs.
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 21:55:45
av jesse
Diagrammet längst ner till vänster på sidan 4 visar ju drygt 0.25A vid VGS = 0.
Det är visserligen "norm", inte lägsta garanterade, men det kan inte skilja en tiopotens!
EDIT:överst på sid 5 menar jag
Re: Val av FET-Trissa.
Postat: 6 maj 2011, 22:46:37
av kimmen
Helt uppenbart är det inte, tröskelspänningen verkar kunna variera c:a +-0,5V vilket motsvarar en del variation i ström vid en fixerad gatespänning. Det skulle bli en variation på c:a 60 mA till 600 mA vid 0V Vgs - men då borde det nog vara okej. - om inte andra parametrar varierar på elakt sätt.
FET-transistorer har typiskt stor spridning på parametrarna. Jag har t.ex. en hög Siliconix J176 P-JFET:ar och de är specade min. 2 mA max 25 mA vid 0V Vgs! Eller IRFP240 som är specad Vgs(th) min 2V, max 4V. Lägger man på 3V Vgs skulle en sådan lika gärna kunna leda 100 µA som 2A.
