Svenska ElektronikForumet

Jag har 2 trissor, en NPN och en PNP, som matar en resistor från var sitt
håll med fyrkantvåg. Alltså när ena terminalen på resistorn matas med +4V
så matas andra terminalen med -4V. Sedan så slås transistorerna av och
0V ligger på båda terminalerna.

Verkar i och för sig meningslöst att mata en last på det viset men inte i den applikation som det gäller här.

Nu är det ett litet problem här för den ena transistorn slår inte ifrån lika snabbt som den
andra vilket i den här applikationen vore klart fördelaktigt. Det hela gör att strömmen genom
lasten som borde vara noll inte blir det. Den blir ojämn när de stänger av olika snabbt.

Nu finns det något som heter Baker Clamp för att se till att transistorer inte bottnar så hårt
och därför blir lättare att switcha ifrån. Används i TTL Schottky tex. Dioden brukar anslutas
till kollektorn från basen och leder bort basströmmen när kollekorspänningen sjunker. Kräver att det
finns ett kollektormotstånd vilket jag inte har i den här applikationen.

Det finns andra tekniker att leda bort bas-strömmen i för hårt bottnade transistorer och
jag har sett en variant med en diod i parallell med en kondensator in på basen och sedan
en styrd extra transistor som lägger basen till jord när den ska slås ifrån. Den uppladdade
kondensatorn ger då en slags boost-effekt åt urladdningen av elektroner i basen.

Det jag undrar är om någon känner till något annat bra knep för att få två transistorer
att matcha bättre vad gäller frånslaget?

Kompensera med tidsskillnaden på till/frånslagssflankerna?

Du menar med typ en RC-delay?

En Baker-Clamp kräver INTE ett kollektormotstånd! Det är i essens bara ett par dioder som hindrar transistorn från att mättas.

Kolla sid 177, Fig. 171 HÄR

Men om jag matar kollektorn med konstant spänning
så kan inte DF fungera som tänkt. Kollektorspänningen
sjunker inte.

• As collector current builds up and collector voltage
  drops, diode DF starts to conduct and keeps VCE from falling
  below about 0.8 V.

Fel tänkt!

Det är INTE kollektorspänningen som ska sjunka, det är Vce!!!

Det som sker är att Vce inte tillåts sjunka under 0,8V, alltså att transistorn inte går i mättning, inget annat!
Detta sker vid att EMITTERN kommer så nära kollektorspänningen att dioderna begränsar basströmmen. Transistorn har dessitom INGEN "aning" om vilken spänning som finns på kollektorn, den reagerar bara på Vbe & Ib!

Om emitterspänningen stiger från 0V till 4V så
ska VI i fig. 171 stiga till 4V + 0.7V + 0.7V = 5.4V
Om kollektorspänningen ligger konstant på 10V så
kommer DF vara backspännd med 4.6V. Och tanken
med DF är väl att den ska leda bort basströmmen?

Jag går med på det om det finns ett kollektormotstånd
som sänker spänningen på kollektorn men annars så kan det
inte fungera.

*Suck*

VI är skillnaden i spänning mellan Emitter och Anoden på Df. Vilken spänning den ligger på i förhållande till GND är helt och totalt likgiltigt! (fortfarande!)

Och Baker Clamp'en ska hindra transistorn att mättas och det gör den! Men om problemet inte är att transistorn drivs i mättning är det kretslopp ganska likgiltigt och utan funktion!

Riktigt att i denna applikation så bottnar inte transistorn men
det är fortfarande så att de båda inte har samma frånslagstid
så det behövs något som kan snabba upp frånslaget.

Med ett kollektormotstånd så hade det kunnat gå ordna för en
given last att få transitorn att bottna men det kan jag inte ha
i den här applikationen då emitterspänningen ska vara den samma
för olika last. Lasten ligger på emittern.

Jag vet inte men jag antar att problemet är ungefär det samma trots
att basen inte drivits så hårt att transistorn bottnar. Det finns mer
laddning på den ena transistorns bas än den andra. Därför olika frånslagstid.

Det är ganska sant och där hjälper en B.C. knappast, alltså finns det ingen orsak att bygga en sådan.

Kvar finns det att antingen öka ena transistorns laddning till den matcher eller snabba på urladdningen på den långsamma.