Sida 1 av 1

Verilog, ..., VHDL eller AHDL?

Postat: 26 april 2004, 19:56:57
av mrmike
Jag har tänkt ge mig på programmerbar logik (Mina 5p Matematisk logik A ska väl va till nån nytta :)). Hittils har jag ritat upp några scheman i Alteras Quartus II men tänkte att det kunde vara intressant att lära sig nåt HDL.
Så vilket ska man då välja? VHDL och Verilog verkar mest populära så det blir väl nåt av de två. Jag har läst att VHDL används mest i Europa och Verilog mest i Amerika (då kan man fråga sig vad man använder i Asien och Afrika) men jag har också läst att Verilog är ett C-likt språk vilket kanske kan göra det lättare för mig, som har använt C, att lära det.
Det blir kanske ett VHDL vs Verilog-krig nu men det struntar jag i :)

Alla förslag och tips är välkommna

Postat: 26 april 2004, 20:18:43
av Michel
C-likt?
Nja, inte det lilla jag har sett iallafall - tycker jag.

Jag har satsat på VHDL.
Varför vet jag inte, men det verkade mer framtidssäkert och jag tyckte det var mer lättläst.

Antagligen så måste man lära sig båda - då användningen tydligen är 50/50.

Mycket opensource-kod på nätet är i Verilog.
Ta t.ex. http://www.opencores.com/

Postat: 26 april 2004, 20:30:42
av gvs
vhdl-online.de tycker vhdl är ett mycket lätt och trevligt språk.

Postat: 27 april 2004, 13:59:19
av henkebenke
Vhdl är inget trevligt språk, men jag vet inte om verilog är bättre. Vhdl är nog att satsa på och har man bara en bra konstruktionsmetodik så fungerar det rätt bra. Syntaxen kommer från Pascal.

Tyvärr så är inte vhdl gjort för att konstruera hårdvara utan att simulera den, vilket gör att språket innehåller en massa saker som inte är syntetiserbart. System C ska väl vara det nya språket som är på gång, men det är trögt att få in nya standarder när det finns så mycket gjort i vhdl redan.

Postat: 27 april 2004, 19:31:11
av Digger
Syntaxen i VHDL härstammar faktiskt ifrån ADA (vilket är likt Pascal).

Trenden inom logikprogrammering verkar peka mot VHDL men där kan jag missta mig. Själv väljer jag VHDL då det ger vackrare kod och har fler skyddsmekanismer än Verilog.

Postat: 27 april 2004, 20:41:25
av evert2
Är inte AHDL en "utvidgad" form av VHDL, för att även kunna programmera (eller är det bara simulera) analoga funktioner?

Postat: 27 april 2004, 21:26:37
av Michel
Är inte AHDL en "utvidgad" form av VHDL, för att även kunna programmera (eller är det bara simulera ) analoga funktioner?
Jo, det stämmer.