Svenska ElektronikForumet

Antar att ni behöver använda topplagret som referensplan för att ni har signalledarna på andra lagret.
Jag drar ledarna under en processor som har BGA-paket.

För att undvika följande där jag bryter referensplanet igenom att dra en ledare på topplagret.. Notera att detta är på ramminnet, inte hos processorn.
Jag har inte löst detta än och kommer troligtvis inte kunna göra detta med 6 lager. Jag måste ha minst ett lager till för att lösa detta problem. Men med tanke på att lagret är bara brutet med en kort ledare, så kanske detta är förlåtet trots allt. Topplagret är referenslagret med en spänning på 0V.
Men för att undvika att göra samma misstag igen under processorn.
Då väljer jag att jorda vissa pinnar så som MMC0, DDR, SERDES, UFS osv. Frågeställning:
Många av dessa pinnar är en I (Input), O (Output), IO (Input-Output) och vissa har en intern PD/PU (Pull-down, Pull-Up).
För dom som är ingångar så låter det säkert logiskt att man kan sätta dom till GND.
Men för dom som både är ingångar och utgångar eller bara utgångar. Då blir det kortslutning så strömmen skulle rusa om dessa skulle vara aktiva.

Då är frågan: Visst fungerar detta igenom att bara stänga av dessa enheter? Detta görs väll i mjukvara? Typ om jag bara använder LPDDR0 och resterande av LPDDR1, LPDDR2, LPDDR3 sätter jag till GND?

Notera att vissa pinnar i databladet står att dom MÅSTE lämnas som oanslutna. Dessa har jag lämnat flytande.

Datablad: https://www.ti.com/lit/ds/symlink/am69a.pdf

Nu är jag långt ifrån expert på området. Men ingångar blr vara definierade. En pinne som kan konfigureras tillutgång kan man göra det i stället för att jorda den. De som har interna pull up/down behöver inte heller jordas. Sedan vet jag inte om det en är ett reellt problem i de övriga fallen heller.

Jag tänkte bara så att man inte bryter referensplanen ytterligare. Det är nog skämigt att jag misslyckades på en punkt under ramminnet. Men jag antar att denna är förlåten för referensplanet sitter ändå ihop.

Alla pinnar är definierade. Allt står i Table 5-1. Pin Attributes (ALY, AND Packages), men jag är lite osäkert på om det är en utgång. Då kanske jag måste fixa detta i mjukvara? Eller är det permanent utgång som skulle bara skjuta ut ström om denna kopplas till GND?

Jag har ännu inte sett någon MCU krets med definierbara pinnar där pinnen varit i "OUTPUT" läge, under eller efter en RESET dvs innan man har konfigurerat pinnen.
Så om det är en definerbar pinne så kan man lägga den till GND om man låter bli att ställa den som en utgång.
Oftast så händer det inte särskilt mycket ens då (då i princip alla signalledare på MCU kretsar sällan kan driva (hög) mer än enstaka mA.
Generella I/O pinnar t.ex Atmels MCU kretsar är betydligt "bättre" de kan driva uppemot 60mA (dock inte på alla pinnarna i en port samtidigt, brukar vara maximalt 200mA på 8-bits porten).

Har inte PIC (12F & kanske 16F serierna) den egenskapen ?
Nu drar jag det här rakt ur ett sämre presterande minne och kan ha fel.

Vad menar du med att sabba referensplanet...?
Lämnar du pinnen i fred så blir den ju bara en ö

Swech

limpan4all skrev: ↑1 september 2025, 13:27:21 Jag har ännu inte sett någon MCU krets med definierbara pinnar där pinnen varit i "OUTPUT" läge, under eller efter en RESET dvs innan man har konfigurerat pinnen.
Så om det är en definerbar pinne så kan man lägga den till GND om man låter bli att ställa den som en utgång.
Oftast så händer det inte särskilt mycket ens då (då i princip alla signalledare på MCU kretsar sällan kan driva (hög) mer än enstaka mA.
Generella I/O pinnar t.ex Atmels MCU kretsar är betydligt "bättre" de kan driva uppemot 60mA (dock inte på alla pinnarna i en port samtidigt, brukar vara maximalt 200mA på 8-bits porten).

Ja. Det är väll det allt handlar om.
Om man kan ställa den till GND eller Input, då borde man kunna sätta den som GND.

I detta fall handlar det om AM69A processorn. 8 kärnor!!!

Swech skrev: ↑1 september 2025, 20:04:22 Vad menar du med att sabba referensplanet...?
Lämnar du pinnen i fred så blir den ju bara en ö

Swech

Jo. Men den måste väll få sin spänning också? Man måste koppla alla 1V1 pinnar till en 1.1V spänning om man har definierat detta i schemat.

?
Swech

Jag menar att denna ö måste få sin matningsspänning. Annars blir den flytande. Dessutom kan denna ö bryta referensplanet.

Jag ska skicka en bild lite senare.

Om pinnen har inbyggd resistans eller sätts till utgång så flyter den inte. Ett hål i planet är väl sällan ett problem?

Nu pratar vi om LPDDR4 på 2.166 GHz. Så man ska vara noggrann på att inte ha ett trasigt referensplan.

Jag menar att om jag sätter pinnen till Input och kopplar den till GND så kommer referensplanet bli solid.

Nu är det inte något problem under ramminnet dock. Kanske här. Jag bryter referenslagret med en rund liten pad. Frågan om detta orsakar problem också? Jag för nöja mig med denna. Kommer inte vidare. Jag kan dessutom säga er att Texas Instrument ritar så här....Inte direkt det snyggaste. Bryter mot typ alla regler som finns. Ändå fungerar det.
Detta är från deras SK-AM69 utvecklingskort som man kan ladda ner här: https://www.ti.com/tool/SK-AM69

Texas Instrument ritar så här....Inte direkt det snyggaste. Bryter mot typ alla regler som finns. Ändå fungerar det.

Utvecklingskort är aldrig bra exempel på hur en färdig produkt ska se ut. De saknar i princip allt som behövs i form av ESD-skydd, EMC med mera... Det enda det gör är att det "fungerar", men då enbart på labb-bänken och inte ute i någon verklig miljö.