Lite uträkningar:
Jag har enligt skåpets tacksamma frekvensräknare 11,5MHz, vi säger 11MHz vid "halv" varicap+33pF
Nu kan jag bara reversera varicap med 5V max så den har inte riktigt sin lägsta kapacitans, 3pF-20pF (15V-0,5V) är snarare runt 5-20pF vilket ger <13pF> ungefär.
Då har jag 46pF vid 11MHz, ungefär (prob borträknad).
Vad blir då L, eller snarare vad blir då AL när N=36?
L=4,6uH
och
AL=3,5nH/N^2
Skumt AL-värde för det stämmer varken enligt datablad (2,2nH) eller enligt min JFET-radio (6nH@5MHz).
Om vi preliminärt leker med att frekvensen ska ner från 10,7MHz (som är den minfrekvens jag får när varicap har sin högsta kapacitans vid runt 0V och därmed runt 20pF varicap-kakacitans) och att vi då har 33pF+20pF=53pF samt att vi slänger in dessa data som parametrar i standard-formeln, då fås:
f=10,2MHz
Vilket är mycket nära faktum (10,7MHz).
Om vi ändå säger f1=10,7MHz och vi vill ner till f2=9,7MHz, säger vi, då kan man räkna ut den relativa kapacitansändring som krävs enligt, där C1=53pF):
\(\frac{f_1}{f_2}=\sqrt{\frac{C_2}{C_1}}\)
dvs
C2=64pF
Addering av 10pF verkar således krävas (prob borträknad, obs), observera dock att i mitt experimentella standardfall har jag bara ett spann i frekvens på 1MHz (10,7MHz-11,7MHz, där oscillatorn dör), så ett spann på mer än 1MHz är inte att förvänta dvs inför jag 10pF och träffar 9,7MHz så kan jag svepa till 10,7MHz innan den dör, kanske 6,8pF är bättre för då ligger jag så att 10,7MHz definitivt kan nås.
MEN detta är innan (prob)belastning.
Jag lurar nu på att byta buffertrissa till min favorit-JFET istället, det är egentligen onödigt på flera plan b.a komplicerar det biaseringen men min preliminära läsning innebär en belastning på Hartley som är onödig, BJT'n kommer belasta med 50k innan Xc(10pF, 10MHz)=10k, sen belastas Hartley även kapacitivt med speciellt (Cag+Cgk)//Xc som är av storleksordningen 4pF, detta värde kan minskas en hel del pga att Xc kan göras större så tom en 1pF-konding kan nog funka men då tappar man 100k i reaktans och därmed ganska mycket av signalen sett till de 50k som nuvarande buffer har som ingångsresistans.
Ett trick här är alltså att nyttja JFET som sourceföljare istället där ingångsimpedans bestäms av dess Beta för det funkar liksom inte att bara ha 1k som sourceresistans (Rk) för då stryps trissan, istället tappar man Rk och får då en förstärkning av ingångsresistansen med i grova drag 1/(1-Beta), har jag fått lära mig
Så med JFET får jag en mycket högre inresistans på bekostnad av att dels utgångsresistansen är sämre än för BJT dels blir det svårare med exakt biasering (vill gärna ha typ halva spänningen över trissan, AF-nörd som jag är
).
Beta är alltså R1/(R1+R2) där dels R1+R2=Rk dels R1 motståndet närmast jord.
När jag först misslyckades med att få Hartley att svänga började jag felsökningen med att kolla bias hos JFET, drain var då på 1,5V eller så och jag tyckte det var för lite samtidigt som jag räknade ut ungefär 3,5mA Idss, ändrade då Rd' (drainmotståndet som sitter före kondingen och som kopplas bort vid HF) från 1k till 500 Ohm och fick runt 2,5V dvs Vcc/2 ut som jag ville ha (1,5Vds är f.ö mindre än vad JFET jobbar bra vid så Idss är högre vid högre spänningar, i det här fallet 5mA).
Ett roligt sätt som trots allt är lite annorlunda än för rör (Trioder tänker jag, för det är extremt likt Pentoder) är att det finns en maxström som kallas Idss, denna ström (vid Vgs=0) är alltså efter bara några fåtal Vds i det närmaste konstant, detta gör att man kan tänka att när man vill nyttja en JFET så kan man utgå från Idss (som iofs och tyvärr inte är nån direkt konstant parameter från individ till individ men jag vågar påstå +/-50% i alla fall), och sen öka Rk, jag har dock aldrig lyckats lära mig hur man på ett enkelt sätt kan just öka Rk och veta vilken ström det blir, jag måste använda I/V-diagram för att ha koll, men i det här fallet skulle jag gissa på att 500 Ohm + 100 Ohm , 2,5Vds/4mA.
Fast jag tror jag skippar denna omdesign, mest för att BJT enligt ritning bara drar 0,25mA och när den gör det så kan jag sno matningen från Hartley-filtret, med JFET skulle jag behöva skapa ännu ett RC-filter, detta samtidigt som speciellt biaseringen kompliceras, utimpedansen blir sämre och det enda jag vinner är högre ingångsresistans, 10pF (Xc@10MHz=10k) får duga så att jag inte tappar för mycket rent impedansmässigt, total kapacitiv belastning på Hartley är sedan bara nån enstaka piff.
MVH/Roger
