Sida 2 av 2
Postat: 5 augusti 2004, 00:29:35
av evert2
Tony:
Vad händer om ingångarna ändras från (1,0,0,0) till (1,0,1,0)?....då skulle det kunna innebära att både SR-vippa 3 och SR-vippa 1 kommer att ha hög ingång på både SET-ingången och RESET-ingången, vilket är förbjudet tillstånd!
Om (A,B,C,D) = (1,0,0,0)>(Q1,Q2,Q3,Q4) = (1,0,0,0)
nästa tillstånd:
(A,B,C,D) = (1,0,1,0)>(Q1,Q2,Q3,Q4) = (?,0,?,0)
Postat: 5 augusti 2004, 00:44:06
av Tony
Sant.
Man kan ju koppla Set via en and-grind, den andra ingången går till Reset via en inverterare.
På så vis får reset högre status än set.
Förresten, den funktionen finns väl färdigt : 2 input multiplexer.
Postat: 5 augusti 2004, 01:17:59
av evert2
Ja, men om man först har tillståndet (1000) på in gångarna å sen (1010) då blir väl utgångarna (0000) ?
Jag fattade att det skulle vara så här:
Tillstånd (n): ingångar(1000)>utgångar(1000),
Tillstånd (n+1): ingångar(1010)>utgångar(1000),
Tillstånd (n+2): ingångar(0010)>utgångar(0010),
eller Har jag missuppfattat det hela?

Postat: 5 augusti 2004, 01:28:36
av Tony
Det stämmer.
Man måste få bort den 1:a insignalen först.
Lättast är nog att ta alla insignaler via en impulskrets (flanktrigg, one-shot).
Sen borde det funka med min 1:a krets.
Postat: 10 augusti 2004, 21:20:38
av grapetonix
En PIC-processor kanske låter overkill, men en sådan kan lösa ditt problem i en enda kapsel.
Postat: 10 augusti 2004, 21:47:38
av Sci
Jo, en PIC e.m. skulle lösa det väldigt enkelt, men jag har ingen programmerare. Har iaf knåpat ihop ett schema på det hela nu. Blir en del kretsar.
(jord och 5V på J1, 4 st knappar anslutna till J2)
Ser man bara till den biten jag frågade om här så blir det iofs inte mer än 4 kretsar, men med en PIC hade jag sluppit undan encodern och inverterarna också... Kanske borde bygga mig en programmerare.
Erik
Postat: 10 augusti 2004, 21:56:19
av matseng
Är inte detta som nåt som man skulle kunna lösa relativt enkelt i en PLD?
Postat: 10 augusti 2004, 22:10:48
av Sci
Vad är en PLD?
Postat: 10 augusti 2004, 22:25:05
av matseng
Nu är jag ingen expert på området, långt ifrån, har aldrig ens designat något med en PLD....
Det är programmerbar logik, ett chip där man kan bygga ihop olika logiska funktionsblock med varandra för att att med ett chip kunna ersätta en handfull (eller flera kretskort fulla för de stora PLD-chippen) vanliga TTL-logikkretsar. Xilinx är (var?) en av de större tilverkarna.
Från
http://www.atmel.com/dyn/resources/prod ... OC0485.PDF
Where Do I Use PLDs?
Any digital logic design can be done using PLDs. If you normally begin your design by:
Using AND and OR functions
Thinking of 7400 series components
Using truth tables, or
State diagrams
You are already on the path to using PLDs.
Postat: 10 augusti 2004, 22:29:46
av Sci
Gjorde som vanligt att fråga först och googla sen. Hittade
http://www.netrino.com/Articles/ProgrammableLogic/ som förklarade det hela ganska bra. Men men, ska man syssla med PLDer så behöver men ju en programmerare.
Nån som har tips på några länkar? Verkar rätt intressant tycker jag...
Erik
Postat: 11 augusti 2004, 07:53:17
av RDX*
Jag har gjort ett par labbar med en Lattice PLD.
Vi använde ispDesignExpert som utvecklingsverktyg.
I ispDesignExpert ritar du upp schemat på de logikkretsar du vill ha sen bara programmerar du in den i PLD:n.
Manualer och info om Lattice:
http://www.it.lth.se/digp/manual.asp
Jag kan dessvärre inte hitta ispDesignExpert men Lattice get ut ett nytt program
ispLEVER
Men jag vet inte om Lever är schematiskt eller om man programerar med kod.