LCD 5" med SSD 1963 och styrning via FPGA

[overclocked]

Hur lång tid tar det att syntisera Minimigs källkod (d) på den ..? (från .v till .bit)

Nu har jag testat ett gäng gånger, dock inte helt nöjd med resultatet. Jag kör ISE 14.1 som är ett av dom jag har inlagt och har satt Spartan-3 400 med 208-ben's kapsels som target. Detta skall väl motsvara den gamla klassiska Minimigen's uppbyggnad?

Kort svar: Mellan 2min45sek - 4min35sek tar Minimig att bygga från .v till .bit-fil!
Men hur sjutton får man till Timingen? FÅr du till det själv? Verkar ju nästan omöjligt för den enkle byggaren.. Vilka tricka tog dom till på den gamla goda tiden?

LÅNGT SVAR:
FÖRSÖK 1:
Utan att sätta ytterligare begränsningar i 14.1
Storlek: 91% of slices
Byggtid: 2min 45sek (Endast 13-15% av CPU hela tiden..)
Resultat: Dock inte korrekt byggt utan 1 timingfel som den inte löste:
TS13 = MAXDELAY FROM TIMEGRP "FFS" TO TIMEGRP "RAMDAT" 30 ns; => 34.57ns
Dock skapades ju BIT-filen iallafall, är ju så det fungerar i ISE..

FÖRSÖK 2:
Design Goal Strategy: Timing Performace
Storlek: 83% of slices
Byggtid: 4min 3sek (Endast 13-15% av CPU hela tiden..)
Resultat: Samma fel...
TS13 = MAXDELAY FROM TIMEGRP "FFS" TO TIMEGRP "RAMDAT" 30 ns; => 32.657ns

FÖRSÖK 3:
Smart Explorer med 8 parallella trådar med olika settings, utan GenerateProgrammingFile
Storlek: 82% of slices
Byggtid: 4min 35sek (87-100% av CPU)
Resultat: Samma fel...
TS13 = MAXDELAY FROM TIMEGRP "FFS" TO TIMEGRP "RAMDAT" 30 ns; => 31.804ns

FÖRSÖK 4:
Troligen fungerar kresten utmärkt trots 1.8ns fel, men känns ju inte helt korrekt.
Bara den bästa körningen från FÖRSÖK 3:
Design Goal Strategy: MapTiming2 från SmartExplorer
Storlek: 82% of slices
Byggtid: 4min 2sek (13-15% av CPU)
Resultat: Samma fel...
TS13 = MAXDELAY FROM TIMEGRP "FFS" TO TIMEGRP "RAMDAT" 30 ns; => 31.804ns

FÖRSÖK 5:
Simpel floor-planning av A1, DN1, P1 (de 3 största instanserna i Minimig)
Design Goal Strategy: MapTiming2 från SmartExplorer och vissa manuella ändringar
Storlek: 79% of slices
Byggtid: 4min 12sek (13-15% av CPU)
Resultat: Samma fel...
TS13 = MAXDELAY FROM TIMEGRP "FFS" TO TIMEGRP "RAMDAT" 30 ns; => 35.122ns

[overclocked]

Vad är det för sidokort du använder annars?

Det mindre kortet på bilderna på hemsidan är mitt eget ArcadeExteder. Ett enkelt kort där jag gjorde Caddning(fick hjälp eftersom det skulle passa in tillsammans med andra kort) och beställde 10 st. via en bekant som skickar beställningar kontinuerligt. Finns några bilder kring bygget på min gamla hemsida.

Kortet har följande kontakter:
MIDI in
Stereo ljud ut
PS2-kontakt
Atari/Amiga Joystick-port
12-bit VGA-utgång
SD-Card plats

Numera passar kortet på ALLA mina FPGA-kort (Xilinx Spartan-3 Starter Kit-200K, Xilinx Microblaze Starter Kit-1600E-kortet och Altera BeMicroSDK-kortet) vilket är perfekt när man vill labba.

[blueint]

Spartan-3 400 med 208-pinnar är målchippet (XC3S400 TQFP-208). Och det ska gå att klara på cirka 2,5 minuter från .v till .bit. 300 - 400 sekunder är också förekommande, det senare tror jag är AMD eftersom de har så kass L2-cache och FSB kapacitet. Intel Quad ger absolut snabbast resultat (pga L2).
Det finns en makefil till Minimig, men vet ej var

[overclocked]

Tänkte jag skulle uppdatera denna tråd med mina senaste insikter kring den lilla pekskärmen.

Skärmen har dykt upp och verkar jättetrevlig, iallafall INNAN jag börjar försöka styra den... För väl bli ett semester-projekt.

Det jag tror mig ha räknat fram nu känns dock inte lika lovande. Jag var ju sugen på att kunna kontrollera skärmen i realtid antingen i ex. 30 bilder/s eller 60 bilder/s men det tror jag inte kommer att vara möjligt. Efter att ha läst på i databladet så har jag tolkat det som om man väljer ex. 8080-kommunikation så tar en 16-bit skrivning till ett register/minnet: 13*1.5+13*1.5= 39 klockcykler. Så precis som någon här nämnde tidigare så finns det en rätt stor overhead. Min nya uträkning av teoretiska max-databandbredden blir då (kommentera gärna):

110'000'000/39 = c:a 2'8 miljoner 16-bit skrivningar/s, dvs. faktisk databandbredd på c:a 22 MB/s.

Om man vill uppdatera hela skärmen i minsta antalet färger (65'536 => 16-bit/pixel) så uppdateras en pixel/skrivning. Skärmen har en upplösning på 800*480=384'000 pixlar.

Max antal bilder/s blir då 2'8M/384k ~ 7,3 bilder/s. Detta är ju dessutom teoretiskt och det reella kanske blir än mindre. Så just nu ser det ut som jag vill kunna ha möjligheten att gå förbi Controllern och kontrollera skärmen direkt från FPGA:n. Dock blir väl första testet antingen via STM32 som jag har liggandes (har hittat kod anpassat för den) eller via någon SoftCPU.

[exile]

Jag tror att du har blandat ihop ns och klockcykler. Den lägsta skrivtiden är 13ns+13ns = 26ns delvis ca 38,5M 16bits skrivningar /s vilket ger ca 100 bilder/s
Den typiska är tMCLK * 3 ( = tMCLK * 1.5 + tMCLK * 1.5) delvis fMCLK/3 så 110Mhz -> ca 36,7M skrivningar/s.

Overhead blir inte så stor (eller ingen om du uppdaterar hela LCD varje gång) om du inte sätter koordinaterna för varje pixel utan låter controllern "auto increase" adressen.

[overclocked]

@exile:

Du har helt rätt, läste fel på ns vs. klockcykler. Här ser man fördelen av att dra sina egna tankar här..
Ja då ser det ju ljusare ut för att verkligen kunna använda skärmen på ett bra sätt.

Jo tanken är att just att uppdatera hela LCD:n varje gång (eller ett utvalt fönster som eventuellt är möjligt via set_column_address and set_page_adress).

Undra just hur ofta just skärmen jag köpte kan uppdateras? Det har ju egentligen inget att götra med Controller-specen. 30 bilder/s? 50 bilder/s? 60 bilder/s? I databladet står detta inte angivet.. Man får väl luska vidare..

[Icecap]

Om du ändå vill direktscanna displayen via FPGA'n behöver du ju knappast att gå via SSD1963-kretsen!

[overclocked]

@Icecap:

Nä du har helt rätt där. Dock är jag lite orolig för den där kontakten till skärmen som verkar pillig och ev. svår att få tag på.. Men iofs har man handlött 0603 och ev. mindre så borde väl inte detta heller vara omöjligt..

Det optimala hade väl varit om man kom på ett sätt att kunna ha kvar både möjligheten att koppla sig via SSD 1963 OCH att gå förbi kretsen. Ex. om kretsen hade ett transparent mode där den bara vidarebefordrade signalerna typ..

[Icecap]

Scancraft Display sålde mig kontakten i sin tid...