Transistorsortering

Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Transistorsortering

Inlägg av Spisblinkaren »

Hej!

Jag har bestämt mig för att sortera överskottslagret av transistorer.

Just nu ligger dom i en enda hög i en raaco-ask och jag har ingen aning om vad jag har eller vad man kan använda dom till.

Jag har ett standardsortiment som tillfredsställer dom flesta behoven men det vore roligt om man åtminstone kunde ha koll på vad man i övrigt har.

Så jag har köpt en dyr raaco sortimentask med 32 fack som jag avser lägga dessa transistorer i.

På lådan ska sedan ett A4 klistras på med mer än elementära data.

Bifogar skiss.

MVH/Roger
PS
När det gäller dom dynamiska parametrarna överväger jag allvarligt att mäta upp dom själv. För det blir ingen konsensus i det om man bara plagierar från datablad. Speciellt då dom garanterat är uppmätta vid olika bias. Så jag funderar på att bygga en transistorprovare (tror jag begränsar mig till småsignal, dock). Har dock inte bestämt mig för hur avancerad jag vill att den ska vara. En ide' är nån enkel I/V-plot på oscilloskop. Därifrån kan man sedan utläsa både hfe, hoe, gm och rp vilket täcker dom nödvändigaste parametrarna.

Orange-märkta är f.ö standardsortimentet.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Bygge av transistorprovare

Inlägg av Spisblinkaren »

Så, nu har jag skissat på en transistorprovare.

Det blir en I/V-plotare. Roligast så :)

Jag är dock mycket osäker på själva kopplingen när jag i BJT-fallet försörjer trissan med basström. Potentialen på emittern är ju noll. Kan jag trots allt få basström loopat som tänkt?

Det fina med kopplingen är annars att den lätt kan modifieras för att involvera FET:ar. Om nu bara min teori håller.

Jag har valt att göra gränssnittet "TTL". Nu återstår att synkronisera grejerna så att en ramp genereras för varje bias.

Jag har tänkt mig använda en BCD-räknare som stegas åtta gånger och varje gång lägger ut en bias-nivå som motsvarar 1/8-del av inställd max bias.

Tänker mig nämligen att åtta kurvor i I/V-ploten är lagom. Gäller bara att ställa in dom ordentligt.

Men nu tror jag att jag har ett bra gränssnitt jag kan utgå ifrån.

Om bara ovanstående dilemma fungerar.

Tacksam för synpunkter.

MVH/Roger
PS
Jag tror nu förresten att jag inte behöver någon separat bias-inställning. Jag tror den är självjusterande.

Sen tror jag också att för småsignaltransistorer räcker +/-25mA vilket många OP kan leverera. Därmed kan man skippa T1 och T2 (som dessutom riskerar bränna DUT).

En bra åtanke vore dock om A2 vore rail-to-rail. Antingen det eller ännu något högre spänning (för +/-30V ut).
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Nu har jag uppgraderat både transistorlistan och schemat över transistortestaren.

Hittade en trissa vars gränsfrekvens var på hela 8GHz. Mycket häftigt!

Har tydligen även en hel del intressanta N-kanals J-FET (2N4220).

Alla tillgängliga småsignaltrissor är alltså nu snyggt insorterade i min uppgraderade sortimentask (bytte till lösa inneraskar).

När det gäller listan ska man ta kolumnen hfe med en nypa salt. Den är flera gånger mycket snålt specad. Detta för att jag först använde TVT's snabbguide som var snåla med minimum hfe. Sen gick jag dock över till ännu en gammal hederlig databok som heter just D.A.T.A BOOK (ärvd från Chalmers/ETA). Den boken var frikostigare med hfe (se exempelvis BC548B). Slutligen använde jag en gammal ELFA-katalog vilket var då jag såg avvikelserna. Men jag har inte gjort nåt åt dom för jag avser mäta upp dom själv (vid typiskt 10V/10mA).

Apropå det så tror jag mig kommit på ett problem med min transistortestare. Kanske man kan lösa det enligt senaste schemat. Men jag är fortfarande mycket tveksam till Ib. Kommer verkligen Ib att genereras ordentligt? Förstog till slut att jag var tvungen att införa ett 1-Ohms motstånd för att ha en chans (annars blir ju minus-ingången kortsluten och plus-ingångens 0V-referens meningslös). Jag måste nog provbygga detta för att kanske få det att fungera.

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
hassefikonkasse
EF Sponsor
Inlägg: 1039
Blev medlem: 8 mars 2008, 23:04:40
Ort: Stockholm

Re: Transistorsortering

Inlägg av hassefikonkasse »

Hur löste du inkopplingen av TUT? Labsladdar eller någon rigg?
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Så, nu tror jag mig ha löst biaseringsproblemet.

Jag fick dock ta till drastiska åtgärder för experiment visade att originalide'n helt enkelt inte fungerade.

Vad tror ni om skissen?

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

hassefikonkasse skrev:Hur löste du inkopplingen av TUT? Labsladdar eller någon rigg?
Förstår inte vad du menar. Vänligen utveckla.

MVH/Roger
Användarvisningsbild
hassefikonkasse
EF Sponsor
Inlägg: 1039
Blev medlem: 8 mars 2008, 23:04:40
Ort: Stockholm

Re: Transistorsortering

Inlägg av hassefikonkasse »

Jag bara undrar hur du ansluter Transistor Under Test. Om det är med labsladdar eller med någon rigg typ hylslist eller annat. Hur du ansluter den du vill mäta?
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Ok, det är enkelt. Jag monterar bara en transistorsockel i testaren (för märk väl, jag avser bara kunna testa småsignaltransistorer dvs typ TO92 med klena ben). Resten sköts av fyra omkopplare och en 12-läges vridomkopplare för bas/gate-stegen. Åtminstone är det den preliminära ide'n.

Jag vill dock även kunna testa darlington (typ BC517). Dess hfe är dock så högt (typ 30k) så jag tror jag reserverar minsta läget till en avvikande låg basström (typ 1uA). Om nu det går med så lite :)

Jag har som du märker inte full koll på hur jag kan eller vill göra men det ger sig nog med tiden.

MVH/Roger
PS
Tror nu förresten att jag kör med en pot istället för omk och låser maxströmmen till 10mA (ev @10V) för varje TUT ;)
Användarvisningsbild
hassefikonkasse
EF Sponsor
Inlägg: 1039
Blev medlem: 8 mars 2008, 23:04:40
Ort: Stockholm

Re: Transistorsortering

Inlägg av hassefikonkasse »

Smart. jag följer med intresse! Det blir ju en lyxig transistortestare.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Tack! :)

Nu har jag preliminärt designat resten av transistortestaren.

Snart återstår bara provbygge.

Men jag ska smälta lite av mina ide'er först. T.ex det jag sa ovan.

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Så, nu har jag tänkt till ordentligt.

Bifogat är i det närmaste färdigt för testbygge.

Jag införde till slut en möjlighet att sätta maxströmmen vid 10V (Imax Set).

Jag har visionen att dom flesta småsignaltrissorna kan sättas till 10mA@10V (förutom vissa J-FET).

Jag får då således I@10V.

Och om strömmen vill bli högre (för högre V) så kommer det visas som ett horisontellt streck på skåpet.

Vad tror ni om min design?

Är det nåt jag missat?

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Ett litet snabbt provbygge av KTI gav följande grafiska resultat.

Ett problem har dock uppstått.

Jag får vertikala hack i svepet vid typ 60% av svept spänning i x-led. Detta trots att varken y-svepet eller x-svepet ser konstigt ut i sig. Jag förstår inte alls detta.

Bifogar bilder på x-svep (Spänning över TUT) & y-svep (Bas/Gate-nivå) så väl som xy-plotten i sig (I/V-diagram).

MVH/Roger
PS
Ganska udda oscilloskopsbild, eller hur :)

En ideal transistor skulle se ut på det sättet.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Bifogat schema fungerar nu klanderfritt (bytte dock till BJT som kondensatorurladdare).

Efter lite analys såg jag på skåpet att det skedde ett x-svepsbyte mitt i stegen. Stegen och x-svepet var alltså ur fas. Jag löste detta genom att sätta in den ensamma inverteraren som jag slarvigt nog (för enkelhetens skull) hoppat över.

Jag har kommit på att någon monovippa egentligen inte behövs. Det gör liksom inget om urladdningen sker under hela noll-cykeln (dvs typ 50% av T). Det enda man får tänka på är att integrationstiden måste vara hälften så lång (för att hinna till 5V innan byte av steg/svep). Lång tid vid urladdning/0V kommer bara innebära tydliga prickar till vänster på I/V-diagrammet.

Sedan har jag också kommit på att själva klocksignalen in till ripple-carry räknaren kan användas som LSB. På det sättet kan jag ta bort en HC74.

Varje steg är då T/2. Det är här signalen rampas dvs då signalen går positiv map räknaren och negativ map integratorn (spärrning av T1 ger integration). Så flanken på signalen in till integratorn måste vara negativ (integration) samtidigt som flanken in till HC74 måste vara positiv (nästa steg startar).

På detta sätt kanske jag kan reducera systemet med hela två kapslar!

Wish me luck!

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Bifogat fungerar också.

Jag lyckades få bort en kapsel (monovippan, 4538) men jag tycks bli tvungen att använda två HC74-kapslar (3st D-vippor).

Att använda inkommande klocka som LSB får nämligen den konsekvensen att D/A'n skiftar läge för varje flank dvs oavsett riktning på flanken hos klockan. Detta samtidigt som svepet bara börjar vid en typ av flank.

MVH/Roger
PS
Jag är inte säker på om jag vill använda denna "fuskmetod" men att få systemet reducerat med en hel kapsel är attraktivt.

Det kommer förresten inte finnas några "prickar" till höger på I/V-diagrammet när systemet är live. Detta för att prickarna har att göra med den tid som rampen nåt högsta spänningen (dvs då OP'n har gått i taket). Live kommer matningen till TL084 vara mycket högre (typ +/-15V) än dom +/-5V jag kör nu.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Transistorsortering

Inlägg av Spisblinkaren »

Så, nu har jag gjort ett live-test (BF245A).

Jag får dock spökbilder till vänster på skärmen som jag inte förstår.

Annars verkar I/V-diagrammet rimligt.

Drainspänningen (X-ch) pendlar mellan c.a 3 & 0V, Gatespänningen stegas mellan c.a -3 & 0V i sju steg. 3/7 blir knappt en halv volt vid varje steg. Så första steget under det översta (Vgs=0V) är c.a -0,5V. Och alla steg därefter stegar med typiskt 0,5V per styck.

Man ser att redan vid Vgs=-2V så slutar i princip transistorn att leda.

Skalan på Y-axeln är 0,1V/DIV eller 1V/10mA. Vilket innebär att maxtröm i detta fallet är c.a 4mA (Idss).

Transistorn är faktiskt hyfsat linjär tycker jag. Eller vad tycker ni?

MVH/Roger
PS
Origo lyser som en sol. Kommer nog införa monovippan ändå för då kan tiden som svepet är 0V trimmas till ett minimum varför solen kommer att försvinna.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Skriv svar