FPGA programmering

[haruki]

Om man vill lära sig att programmera FPGA, vilket språk bör man fokusera på och varför? Verilog HDL eller VHDL?

[BJ]

Ingen aning i ditt fall, men vi använde vhdl
i skolan, och det är det som har använts på
jobbet efter det.

[haruki]

Jag förstår, men det svarar inte riktigt min fråga. Du anger att du använde det i skolan och darför kör du det på ditt jobb.
Jag funderar på vad som rekommenderas, båda verkar ju användas flitigt, men en kanske är lättare att lära sig och kanske mer vanlig än den andra.

[tingo]

Du bør lære deg begge. Avhengig av bransje / marked så er det ene mer utbredt enn det andre. Kan du begge, så klarer du deg bedre.

[BJ]

Det är inte därför, utan dom hade redan
börjat använda det när jag kom dit.

[guckrum]

Håller med tingo, välj båda. Det viktiga är att förstå hur man designar: arkitekturbeslut, aritmetik, kritisk väg och allt det där. Språket är bara ett sätt att beskriva för synthesverktyget vad man vill ha.

I min omgivning verkar större företag gå från VHDL till Verilog, men inte det omvända.

[Mr Andersson]

Kan du ett är det inga problem att lära sig de andra.. Samma logik, olika syntax.
Men med det sagt, VHDL känns väldigt gammeldags och är väldigt "verbose". Osäker på en passande svensk översättning.. Ordbajseri kommer närmast.
Systemverilog är mycket trevligare att använda men hittills ganska underanvänt i Europa. Det är vanligare på andra sidan Atlanten.