Nyfiken fråga:
Vad tycker ni om att skära ut ett plan så här för en kristall?

Jag tänkte att med FTDI så kan jag få in signalerna via USB och läsa av detta via en terminal. Ett problem som jag har är att jag har 0.09mm i ledarbredd där ledarna går in i processorn som är en BGA. Jag pratade med JLCPCB nu. Dom har +-10% och dom kan ändra ledarna. Men följer man deras rekommende...

Debug-serieport? Du menar det ST-Link V2 har? Debug är standard på ST's processorer. I den här världen fungerar saker tämligen annorlunda jämfört med "vanliga" mikrokontrollers. När du kör Linux på en MPU kommer du inte att använda debug genom JTAG eller liknande någonting alls, i princip...

Jag vet inte hur andra tillverkare gör, men jag misstänker att man använder ST-LINK V2 (programmeraren) för att bränna in Linux på eMMC. Linux är ett vitt begrepp här. Tillhandahåller ST någon version av UBOOT (till exempel) för denna SoC:en? Finns den färdig med minneninställningar för de DDR minn...

70 kr.

Med frakt. 5 stycken kort. 100 x 100 mm. 4 lager + impedanskontroll.

Dom gör impedanskontroll, svar ja.

Få se nu. Nu är följande dragit:

• Processor
• eMMC
• DDR
• PHY

Då är det bara följande kvar.

• HDMI
• USB

Jag vet inte hur andra tillverkare gör, men jag misstänker att man använder ST-LINK V2 (programmeraren) för att bränna in Linux på eMMC.

För dom differentiella så behöver jag bara använda ledarbana 0.11 för att få nästan exakt 100 ohm. Här har jag valt 0.12 ledarbana. Alltså ligger jag bra till för diff-linjerna för PHY <--> RJ45. Bör jag göra något åt dom övriga 55-56 ohm linjerna för TX och RX mellan PHY <--> uP ? Skärmbild 2024-04...

Ja, det var detta jag menade. Att dom ska impedansanpassas, men inget jag kan göra själv och säga att dom är 50 ohm eller 100 ohm. Det är tillverkaren som måste göra finjobbet. För mitt DDR3 minne så är det 0.12mm bredd på ledarna. Jag använder 0.12mm bredd för RX, TX och differentiella signalerna f...

Så där ja! Då var man klar med Ethernet PHY. Är det någon som har något mer man kan tillägga på denna konstruktion t.ex. någon avskiljningsplan eller liknande för differentiella linjerna. Det var ett pysslande, men jag fick ihop linjerna tillslut. Det jag inte har gjort, på grund utav diskussionen m...

Detta är mina nuvarande linjer. Jag har tagit hänsyn till viorna (3 stycken) och att impedansresistorerna har samma längd. Dessutom så tar jag även med paddens längd. Här märker jag att RX_CLK måste vara högst av dom alla. Så jag kan öka på RX_CLK och öka lite på RX_0, RX_1, RX_2, RX_3 till ca 30.3 ...

Jag menar att den vita texten kanske skapar impedans om den ligger så här. Hur som helst. Jag placerar avlastningskondensatorerna på undersidan. Det känns som jag kan få plats med impedansresistorerna på ett bättre sätt. Dom ska ligga nära ethernet PHY enligt ST's rekommendationer. Skärmbild 2024-04...

Men är inte impedans bra om man har 3.3 volt som man ska mata min PHY? Impedansen motverkar ju brus. Då kan jag flytta dessa resistorer hit. Skärmbild 2024-04-09 212405.png Jag förstår. Då bör jag undvika Top Overlay över känsliga bussignaler, singel som differentiell. Men då utgår jag bara från ST'...

De skall sitta så nära matningspinnen på kretsen som möjligt, matningen SKALL gå via kondingen in till kretsens pinne. Hur tycker du att jag ska göra? Vad menar du? Du skall naturligtvis dra bussarna med samma längd, du får ju räkna på vilka längdtoleranser som är acceptabla, det beror ju på bussha...

Du har ju markerat svaret med rött? Ja, det har jag. Men jag frågade om dom två svarta ringarna. Jag bara markerade för att visa att ledningen ska vara 50 ohm impedans and differentiella ledningarna ska vara 100 ohm impedans. Det innebär att dina ledningar skall vara impedansanpassade, förutom läng...

Så där!
En uppdatering!
viewtopic.php?p=1800962#p1800962