Jippi!
Jag kan nu med säkerhet säga att jag löst oscillationsproblemet
Ikväll gick jag in och satte en 100nF över Bas och Kollektor, blev inget bättre inte ens Bas-Jord blev bättre men sen lekte jag lite desperat och bara råkade sätta kondingen över Kollektor-Jord och där satt den, alla oscillationer försvann!
Tydligen går det att kompensera bort oscillationer genom att bara hänga en liten konding på utgången till jord (på effektsteget), hade inte en tanke på att det skulle kunna gå även om jag vet att det finns "bootstrap-kompensationer" för diverse OP med R+C till jord på utgången MEN nu hade jag ju "inget" R...
Jag är nöjd såhär och kommer inte försöka trimma in nåt "bättre" kondensatorvärde för I/V för BD911 ser nu bra ut.
Om man bortser från hysteresen, alltså
Hysteresen blir alltså nästa nöt att knäcka, långa kabellängder kan vi dock bortse ifrån.
Men vad är det då som gör så att ett svep åt ett visst håll ger en annan (gate-potentialen är fast, jag ser inget annat när jag tittar på den) source-spänning (FET för enkelhets skull, BJT är något värre) än svepet åt andra hållet?
Dessutom, hur kan source-spänningen MINSKA när Ur ÖKAR samtidigt som den ÖKAR när Ur MINSKAR?
Logik saknas totalt!
För Ur rampar ju UPP drain-spänningen när den rampar upp men då minskar alltså source-spänningen.
Source-spänningen är alltså samma som X-CH för där mätes drain-strömen över 1 Ohm.
Det är alltså spänningen över detta 1 Ohm som inte är som den ska.
Kan den minimala motkopplingen (1 Ohm*Id) på nåt sätt ställa till det?
Fast jag mäter inte mycket mer än 100mA dvs 100mV och vad är det för spänning att oroas över när Ug är på <5V?
Det kan inte ha med motkoppling att göra, hävdar jag lite försynt.
Så det har inte med varken motkoppling eller kabellängder att göra, vad är det jag missar?
Fast kanske det ändå har med motkopplingen att göra, vi har ju så liten skillnad och en differens på +/-100mVgs (gate ligger relativt jord på typiskt max 5V och då ligger source på typiskt max 100mV relativt jord) gånger ett gm på runt 0,1S så innebär det +/-10mA fel i I/V.
MEN detta fel har väl ingenting med svepriktningen att göra, eller?
För om det sveps uppåt ja då nås högsta source-spänning vid max på Id(Ur, Ug) och source-spänningen är då runt +100mV (Ug) som gör så att Vgs tappar 100mV dvs netto Vgs är 5-0,1=4,9V.
Om det sveps neråt jag då nås lägsta source-spänning vid min på Id(Ur, Ug) och source-spänningen är då 0V (Ug) som gör så att Vgs=Vg=5V.
Så när det sveps uppåt så tappas 100mV av Vgs, när det sveps ner så händer egentligen ingenting (Vgs=Vg).
Om det nu är så att Vgs hos en N-MOS minskar något, ja då minskar strömmen.
Vad hade vi nu för fenomen enligt ovan, jo när Ur ökar minskar source-spänningen.
Om vi nu tittar på det här så har vi ju faktiskt att source-spänningen sjunker vid uppåtsvep och detta kan alltså bero på att det sitter ett mät-motstånd på ynka 1 Ohm mellan source och jord ty denna lilla "100mV" den drar ner strömmen en aning för att den motkopplar bort 100mV från Vgs och då sjunker source-spänningen.
Kan det vara så?
I så fall har jag gjort en dundertabbe som lagt in strömmätningen på source/emitter-sidan och inte lagt den på kollektorsidan, lite har jag nog kanske tänkt på det att diffampar är lite mer knöliga att bygga jämfört med SE.
Det kan vara här jag har missat, frågan är hur jag testar det för det går inte bara att cappa 1 Ohm för då finns det ingen mätsignal kvar.
Man skulle kunna bygga en liten diffamp på veroboard och göra en "special-DUT" där man alltså har ett mät-motstånd på drain-sidan istället samt cappa on-board Rs (1 Ohm).
Men jag tycker dessa 100mV är så löjligt lite FAST varje steg hos steg-spänningen/gate-spänningen är 0,5V och 100mV av det är 20%...
MVH/Roger
PS
Slår mig nu att jag ju nyligen bytte mät-motståndet från 10 Ohm till 1 Ohm och jag kan svära på att hysteres-problemen då som nu är "precis" lika stora, detta gör att jag tror att jag är på fel spår, tyvärr.