När och hur bör man nollställa en räknare (74161) ?

[pbgp]

Hej

Jag ska designa och bygga en klocka med en oscillator vars frekvens jag sänker till 1Hz med en frekvensdelare gjort av 74-logik. När jag väl har en puls på 1Hz så matar jag in den i en serie med räknare, t.ex. 74161, för att först räkna sekunder, sen minuter och så timmar.

Eftersom en 4 bitars räknare som 74161 räknar från 0 till 15 så behöver jag nollställa sekundräknaren när man nått tio för att sedan propagera signalen vidare. Med Logisim Evolution har jag gjort en enkel krets som kopplar ihop bit 2 och 4 av output till en NAND-grind och matar resultatet på räknarens reset-pinne:

counter-test.png

Detta fungerar fint i simuleringen men jag undrar om det kommer fungera med en riktig krets. Jag föreställer mig att det tar en stund (en väldigt kort stund) för output att stabilisera sig. Riskerar man att kretsen nollställs vid andra tillfällen än när räknaren når just 10? Är det möjligt att pulsen på reset-pinnen blir för kort?

Flera frågor i ett, men det jag borde fråga är nog om detta kan utläsas av databladet: https://www.electrokit.com/uploads/prod ... 4hc161.pdf

Tack på förhand

(Min logisim-simulering är bifogad om någon vill labba själv)

[Castor]

Det finns ju kretsar som delar med 10, LS9nånting där det redan är fixat

[pbgp]

Det finns ju kretsar som delar med 10, LS9nånting där det redan är fixat

Nu är det inte själva delningen jag funderar kring utan räknaren. Vill gärna hålla mig till 74-logik för att lära mig mer om familjen och, i det här fallet, hur man hanterar övergångar och pulser.

[pbgp]

Det finns ju kretsar som delar med 10, LS9nånting där det redan är fixat

Föresten, du menar kanske 7490 som är en "decade counter". Det förenklar ju helt klart Men jag är ändå intresserad av om min lösning skulle fungera i den händelse 7490 inte finns att tillgå.

[Icecap]

En AND-gate som tar Q1 & Q3 ger ut en reset-nivå ut - som snabbt försvinner då den ju nollställer kretsen. Detta är även exakt samma sätt som sker i 7490.

[Jan Almqvist]

Jag hade valt 74163 som har synkron reset.

[pbgp]

Ja, för med en 74163 så får man vira AND-grinden till Q0 och Q3 (för att använda rätt namn på pinnarna) istället för Q1 och Q3 eftersom resetpulsen kommer med nästa klockpuls. Och eftersom resetpulsen drivs av output så blir den tillräckligt lång (output går ju låg först när kretsen är nollställd).

Känns som en bättre konstruktion än den med 74161.

[guckrum]

Ja, att bygga synkront leder till färre problem och renare design.