Bygge av transistortestare

farskost
Inlägg: 454
Blev medlem: 17 april 2006, 19:55:21
Ort: Mölndal

Re: Bygge av transistortestare

Inlägg av farskost »

Gott nytt år.

En liten tanke, har du flera kretskort för detta kortet? I sådana fall kanske det är en idé att bygga ett till sådant kort för att kunna testa det frilagt, skippa kablar till brytar och liknande utan bygla direkt på kortet i stället. Låt insignalerna vara en potentiometer och signalgenerator för att kunna lättare hitta de områden där det självsvänger utan att ha hela systemet aktivt.

Tanken med att köra Ur som en fast spänning och den andra signalen från signalgenerator torde kanske med viss omkoppling kunna tests mot nuvarande kort med? Detta för att då kunna mäta med oscilloskopet på vad om händer vid precis de Ur som verkar vara över gränsen som fungerar. Att mäta på ”statiska” uppställninga med kontanta insignaler är i regel lättar än på hela sådanhär mer komplexa system med ett stort spann av insignaler.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Gott nytt år!

Tack för ditt tips, farkost!

Första stycket är egentligen redan avklarat, jag har fem kort i lådan och alla är individuellt testade innan jag skruvade dit dom, dock testade jag inte riktigt allt för det fanns ingen möjlighet men jag kommer ihåg att buffersteget bestod av en BC546B för test av N-kanal och en BC556B för test av P-kanal och de satte jag dit var för sig på plint, överhuvudtaget fanns det knappt några kabellängder utan jag nyttjade relativt korta (<1dm) byglar.

Andra stycket är intressant för jag skulle ju kunna testa med agget istället för Ur, för varje fast spänning skulle man då få max 10 punkter i Y-led motsvarande drainströmmen när DUT drivs av stegspänningen (Us=Ug, i detta fallet) med andra ord kan man då manuellt svepa "Ur" (dvs punkterna kommer flytta sig i X-led) och se när/om det börjar oscillera.

På bussen idag kom jag på lite ide'er jag först skall testa, om man tittar på mina senaste bilder så ser den första riktigt bra ut samtidigt som den även har planat ut dvs skarpt knä klaras MEN strax därefter visar andra bilden att det självsvänger, problemet tycks alltså ha med rampspänningen (Ur) att göra.

Mina ide'er är nu två:
1) Jag mäter på den lokalt motkopplade OPns utgång som driver buffersteget (stegen alltså helt separata, tillfälligtvis) och om oscillationen finns redan där så försöker jag koppla in 100pF över den loopande potten (Ur_Adj) på 100k vilket jag i huvudet på bussen räknade ut skulle innebära runt 10kHz brytfrekvens och svepen sker med 1kHz frekvens, jag vill inte sabba trekantens spetsar för mycket så det kan hända att denna konding är lite för stor samtidigt som jag sällan kör mer än 50k på potten.
2) Fungerar inte detta så kopplar jag in ett Rb på 100 Ohm i effektsteget (BDX33/BDX34) sen tänkte jag prova att dra 100nF från bassidan till antingen vardera kollektor (typ Miller-kompensation som jag dock bara tror fungerar vid spänningsförstärkning) eller till jord även om jord ligger rätt långt ifrån, närmsta är batteriernas mittpunkt dvs 1dm bort.

MVH/Roger
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jag har löst oscillationsproblemet :)

Det löste sig med 1) men det var lite trevande för först försökte jag med 100pF som jag sa och det blev mycket bättre men vid vissa inställningar (speciellt max) oscillerade det fortfarande så jag ökade då till 200pF men det blev ingen större skillnad så då ökade jag till 1,1nF och det blev katastrof MEN då tänkte jag att kanske jag skulle backa istället och seriekopplade 100pF med 100pF och då blev det perfekt, inga oscillationer vid godtyckliga inställningar!

DOCK har jag kvar de något mer allvarliga problemen, jag har som sagt krympt ner kabellängden från 1m till <1dm MEN det tycks inte hjälpa, hysteresproblemen består och jag är nu helt utan ide'er för hur jag kan fixa det.

Jag har redan visat er tydliga symptom på problemet men kan kanske tillägga att Ur ut från buffer (X-CH) beter sig på följande sätt: om man kör med måttlig Ur och halv Us så går typ hälften av Ur-svepen i en period (5 av 10) och niger på ett sådant sätt att om Ur är på 7Vpp så niger fem upp/ner-svep 1V neråt så att den alltså klipper i nederkant, detta styrs sedan av Us vilket inte är så konstigt för Us sätter strömmen, vrider man på ännu mer i Us så försvinner hälften fullständigt, jag vet inte riktigt varken vad jag pratar om eller om det har nån relevans men för mig tycks det vara som så att buffersteget inte kan ge hur mycket ström som helst (i nuvarande uppkoppling borde dock 5A kunna nås med lätthet).

MVH/Roger
PS
Jag tror vi kan utesluta att hysteresproblemen har med långa kablar att göra.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jag höll faktiskt på att ge upp, tänkte att jag tar med mig skiten till bryggan och slänger skiten i havet!

Diagnostiserade nämligen att en OP hade gått sönder ("samma" utspänning som matningen), smidigt nog satt den i den quad där samtliga +/-_ingångar blev tvunget att kastas om pga att Eagle suger med sina OP med plus uppåt per default :doh:

Så jag kände inte för mer.

Sen tänkte jag dock "skam den som ger sig" och började mäta runt lite, mätte från opampens utgång till plusmatningen mha diodtestern, fick 0,7V nånstans DVS inte helt kortsluten mot matningen.

Lite hopp mao, sen kikade jag lite i schemat och hade tur när jag såg att den i efterhand införda trimmern med oisolerade tåtar över ett motstånd faktiskt såg ut att vara kortsluten så att -Ureg (-4,7V) påföres direkt på minus-ingången dvs minus-minus blev plus max (dvs 12V) på utgången (eftersom summeringsmotståndet var noll).

Hade jag inte hittat det här felet hade jag fanimej gett upp!

Nu har jag två problem kvar där det ena är oscillationer (borde vara "lätt" att döda med smart kondensator-placering) och det andra är hysteres som jag fortfarande har kvar TROTS "noll" i kabellängd.

Nån får gärna ge mig ett tips om vart jag kan söka lösningen till hysteres-problemen för jag fattar inte ett skit!

MVH/Roger
PS
Bilden visar att det svänger som fan vid mätning av BJT, MOS enligt ovan funkar dock bättre så det är tydligt att basströmsgenereringen ställer till det ytterligare. Jag har för övrigt experimenterat en hel del med typ 100pF över potentiometern/feedbackmotståndet men jag får det inte riktigt att funka för vid vissa inställningar svänger det som fan ändå, satte tom dit en vridkondensator på typ 10pF-400pF och vred, spelade ingen roll vad jag rattade in för kapacitans för problemen bara försvann BARA av att ha den inkopplad via ett par testkablar MEN när jag tog bort vridkondensatorn så kom problemen tillbaka :D
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jag blir inte klok på det här.

Ikväll har jag testat:
1) 47pF direkt på OP27-kapseln, ingen förbättring
2) Byte till LM741, ingen direkt försämring men heller ingen förbättring dvs det oscillerar fortfarande.
3) Lastande av Ur (X-CH) direkt på plint (från X till GND via 10 Ohm), klockren Ur(I) där I<0,5Ap.
4) Extraherar jag emitter från DUT på panel och istället drar emittern via 10 Ohm till plint-GND =>osc
5) Extraherar jag bas från DUT på panel och istället drar bas via 10 Ohm till plint-GND får jag korrekta U(Ib*10 Ohm) men osc
6) Extraherar jag kollektor från DUT på panel och istället drar kollektor till plint=>osc

Jag fattar som vanligt ingenting :(

Kom ihåg att 10 Ohm mellan X (dvs Ur eller kollektor) och GND blir helt okej PÅ PLINT!

Avståndet mellan plint och panel är mindre än 20cm.

Nu testade jag med 10 Ohm från C(X) till E(Y) PÅ PLINT, inga oscillationer samtidigt som hela 0,5Ap levereras.

På DUT-sockeln funkar det också, alltså inte enbart på plint.

10 Ohm över DUT-sockeln (BE)=OK (inte så konstigt)

10 Ohm över DUT-sockeln (CE)=OK

10 Ohm över DUT-sockeln (BC)=oscillationer!!!

470 Ohm påverkar/distar BC oavsett plint/DUT-sockel.

Intressant att BC får saker att kuka ur, har inte haft en tanke på det.

Nånting med backspännandet av BC-dioden tycks alltså vara problemet.

Fast det där lät mer kunnigt än vad jag är :D

MVH/Roger
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jippi!

Jag kan nu med säkerhet säga att jag löst oscillationsproblemet :)

Ikväll gick jag in och satte en 100nF över Bas och Kollektor, blev inget bättre inte ens Bas-Jord blev bättre men sen lekte jag lite desperat och bara råkade sätta kondingen över Kollektor-Jord och där satt den, alla oscillationer försvann!

Tydligen går det att kompensera bort oscillationer genom att bara hänga en liten konding på utgången till jord (på effektsteget), hade inte en tanke på att det skulle kunna gå även om jag vet att det finns "bootstrap-kompensationer" för diverse OP med R+C till jord på utgången MEN nu hade jag ju "inget" R...

Jag är nöjd såhär och kommer inte försöka trimma in nåt "bättre" kondensatorvärde för I/V för BD911 ser nu bra ut.

Om man bortser från hysteresen, alltså :(

Hysteresen blir alltså nästa nöt att knäcka, långa kabellängder kan vi dock bortse ifrån.

Men vad är det då som gör så att ett svep åt ett visst håll ger en annan (gate-potentialen är fast, jag ser inget annat när jag tittar på den) source-spänning (FET för enkelhets skull, BJT är något värre) än svepet åt andra hållet?

Dessutom, hur kan source-spänningen MINSKA när Ur ÖKAR samtidigt som den ÖKAR när Ur MINSKAR?

Logik saknas totalt!

För Ur rampar ju UPP drain-spänningen när den rampar upp men då minskar alltså source-spänningen.

Source-spänningen är alltså samma som X-CH för där mätes drain-strömen över 1 Ohm.

Det är alltså spänningen över detta 1 Ohm som inte är som den ska.

Kan den minimala motkopplingen (1 Ohm*Id) på nåt sätt ställa till det?

Fast jag mäter inte mycket mer än 100mA dvs 100mV och vad är det för spänning att oroas över när Ug är på <5V?

Det kan inte ha med motkoppling att göra, hävdar jag lite försynt.

Så det har inte med varken motkoppling eller kabellängder att göra, vad är det jag missar?

Fast kanske det ändå har med motkopplingen att göra, vi har ju så liten skillnad och en differens på +/-100mVgs (gate ligger relativt jord på typiskt max 5V och då ligger source på typiskt max 100mV relativt jord) gånger ett gm på runt 0,1S så innebär det +/-10mA fel i I/V.

MEN detta fel har väl ingenting med svepriktningen att göra, eller?

För om det sveps uppåt ja då nås högsta source-spänning vid max på Id(Ur, Ug) och source-spänningen är då runt +100mV (Ug) som gör så att Vgs tappar 100mV dvs netto Vgs är 5-0,1=4,9V.

Om det sveps neråt jag då nås lägsta source-spänning vid min på Id(Ur, Ug) och source-spänningen är då 0V (Ug) som gör så att Vgs=Vg=5V.

Så när det sveps uppåt så tappas 100mV av Vgs, när det sveps ner så händer egentligen ingenting (Vgs=Vg).

Om det nu är så att Vgs hos en N-MOS minskar något, ja då minskar strömmen.

Vad hade vi nu för fenomen enligt ovan, jo när Ur ökar minskar source-spänningen.

Om vi nu tittar på det här så har vi ju faktiskt att source-spänningen sjunker vid uppåtsvep och detta kan alltså bero på att det sitter ett mät-motstånd på ynka 1 Ohm mellan source och jord ty denna lilla "100mV" den drar ner strömmen en aning för att den motkopplar bort 100mV från Vgs och då sjunker source-spänningen.

Kan det vara så?

I så fall har jag gjort en dundertabbe som lagt in strömmätningen på source/emitter-sidan och inte lagt den på kollektorsidan, lite har jag nog kanske tänkt på det att diffampar är lite mer knöliga att bygga jämfört med SE.

Det kan vara här jag har missat, frågan är hur jag testar det för det går inte bara att cappa 1 Ohm för då finns det ingen mätsignal kvar.

Man skulle kunna bygga en liten diffamp på veroboard och göra en "special-DUT" där man alltså har ett mät-motstånd på drain-sidan istället samt cappa on-board Rs (1 Ohm).

Men jag tycker dessa 100mV är så löjligt lite FAST varje steg hos steg-spänningen/gate-spänningen är 0,5V och 100mV av det är 20%...

MVH/Roger
PS
Slår mig nu att jag ju nyligen bytte mät-motståndet från 10 Ohm till 1 Ohm och jag kan svära på att hysteres-problemen då som nu är "precis" lika stora, detta gör att jag tror att jag är på fel spår, tyvärr.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Ikväll har jag monterat en 100nF-konding mer permanent, tester visar inga oscillationer efter det.

Sen har jag studerat Ur mer i detalj och det visar sig att rampsignalen klipper i nederkant men jag tror mig ha räknat ut att detta är som det ska vara för Ni skall komma ihåg att jag driver Darlington-buffersteget med en lokalt motkopplad OP som alltså måste gå över 2Vbe på utgången för att buffersteget skall kunna ge ström men eftersom buffersteget är helt stand-alone så klipper det för alla basspänningar/inspännningar mindre än 2Vbe dvs jag får en klippt trekant MEN detta har inget mina problem att göra för vad som händer är att I/V stannar en lite längre stund i Origo istället.

Man hade kunnat fixa till det här med hjälp av global feedback men jag har kommit på att jag får fler problem på köpet för plötsligt måste ju OP:ns loopström vara såpass stor att feta trissor kan testas, ovanstående lösning löser det för OP ger ingen fast ström till buffersteget utan bara den ström buffersteget behöver och i fallet 5Ap behövs typiskt 5mA vilket jag har förstått att OP27 faktiskt kan leverera.

Så jag tänker nog stå ut med att Ur klipper och försöka leta rätt på det som gäckar mig som mest dvs hysteres-problemen.

MVH/Roger
PS
Eftersom jag hade "samma" hysateres-problem med 10 Ohm som Re jämfört med nuvarande 1 Ohm så kan vi utesluta motkoppling som anledning, jag tycks alltså ha nåt olinjärt fenomen där uppåtsvep sänker source-potentialen och neråtsvep ökar source-potentialen samtidigt som detta skifte sker PRECIS när trekanten (Ur) vänder, det sker inte lite senare utan det sker precis vid vändningen och under hela tiden svepet sveper neråt, oscilloskop-bild som bevisar detta finns ovan.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Nu har jag experimenterat lite till modell:
1) 100nF över Re (1 Ohm), ingen förändring
2) 1uF över Re, klar förbättring
3) 10uF över Re, klar försämring (även 4u7 försämrar).

Skumt, för varför kan man få till en förbättring med en viss kapacitans men när man ökar den kapacitansen så blir det plötsligt till en försämring?

Är ju helt ologiskt :D

Sen händer det lite intressanta saker med upp/ner-svep, i praktiken händer dock ingenting med ner-svepet utan bara med upp-svepet, vid 1uF så minskar hysteresen och det är tydligt att det är upp-svepet som förbättras, vid 10uF ökar dock hysteresen och det är tydligt att upp-svepet är det som försämras dvs man får typ större stigtid på upp-svepet, den vill liksom inte alls möta neråt-svepet utan går en bra bit under.

Jag tycker det är extremt knepigt hur jag först får en förbättring med en liten kapacitans för att med lite större kapacitans få en "katastrofal" försämring.

Jag fattar ingenting!

MVH/Roger
PS
Men det är intressant att påverkan faktiskt blev riktigt stor med dom här små ingreppen.
Janson1
Inlägg: 1338
Blev medlem: 1 december 2016, 09:06:02
Ort: Marks Kommun

Re: Bygge av transistortestare

Inlägg av Janson1 »

Hr du ett bra komplett schema över där dina problem är? Och var du kopplar in kondensatorn? Gärna lite kablage medritat.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Janson1 skrev:Hr du ett bra komplett schema över där dina problem är? Och var du kopplar in kondensatorn? Gärna lite kablage medritat.
Hej Janson1 och tack för ditt intresse!

Jag har laddat upp mina scheman tidigare men gör det gärna igen.

Jag testar alltså BJT modell NPN, följade testpunkter (TP) måste då vara ihopkopplade:
TP2->TP3
TP8->TP9
TP10->TP30
TP12->TP22
TP15->TP18
TP24->TP28
TP26->TP29

Vilket sköts av fyra vipp-brytare som faktiskt verkar korrekt inkopplade trots 26-polig flatkabel.

Jag ritar dock in dessa brytartilllstånd istället så att du slipper fundera så mycket.

Väntar med spänning på din analys :)

MVH/Roger
PS
Jag kopplar alltså in kondensatorn över mätmotståndet på 1 Ohm (R30) för Y-kanalen. Om du tittar på KTI-schemat så sitter det en potentiometer mellan typ X3:5 och X3:3 som reglerar storleken på stegsignalen (Us). Tittar du sen på ingångsplinten på KTT så hittar du både Us och Ur samtidigt som du hittar Pout och Pin där du i principiella fall som detta bara kan tänka att de är kortslutna mot varandra (buffersteget sitter där emellan även om det inte riktigt är sant för jag kör ju lokal återkoppling just nu) med ett återkopplingsmotstånd motsvarande potten för att styra storleken på Ur.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Nu har jag precis specialstuderat Ur (potentialen vid kollektor, X-CH) och Ue (potentialen vid emitter dvs över mätmotståndet Re som går mellan emitter och jord, Y-CH).

Jag tycker det ser i det närmaste perfekt ut, man ser skarven på toppen av Ue men det skarvas ganska fint dock ser det nu ut som om det är den stigande flanken hos Ur som ger den högsta strömmen (Ue/Re) för Ue går lite högre upp innan den viker av samtidigt som den fallande flanken hos Ur gör så att Ue dels är lite kortare av nån anledning (asymmetrisk Ur?) men framförallt går längre ner innan den rätar ut sig neråt.

Så det översta tracet tycks nu vara vid stigande Ur och det lägre tracet vid fallande, detta är tvärt om jämfört med ovan men det skiljer också en viktig sak ty detta är en BJT (BD911) och det förra var en FET (IRF640) som ju styrs på helt olika sätt.

Oscillloskopbilderna skiljer i fler avseenden och jag skall försöka redogöra för dom.

Nedre sidan av min nuvarande "stand-alone" buffer (Fig.4) som genererar Ur är som sagt klippt vid typiskt 2Vbe men detta gör inte så mycket för det innebär bara att svepet stannar i origo en lite längre stund (dock blir skalan fel med 2Vbe men just nu har jag värre saker att bry mig om).

Att Ue klipper nedåt (Fig.4) är mer intressant, så länge vi inte har nån spänning från Ur (<2Vbe) kan det ju inte gå nån ström och Ue är noll, sen den olinjära stigningen hos Ue som sker strax över Ur=2Vbe är uppstarten av trissan (modell där den är mättad) så den blir olinjär men man ser att när Ur>2Vbe så skjuter strömmen i höjden dvs trissan börjar fungera.

Här ser jag med andra ord inga problem, annat än dom något akademiska dvs att Ue(upp) skiljer sig en aning från Ue(ned) vilket troligtvis ger den lilla glipan, observera också att i I/V-diagrammet, som tyvärr har en lite för dålig skalning för jag orkade inte fylla skärmen med den, så är glipan mindre ju mindre strömmen (Ue/Rb=Ie) är, det verkar alltså finnas ett litet strömrelaterat problem också.

MVH/Roger
PS
Första svepet längst ner i Fig.3 ska egentligen gå längs med nedersta "punkten" men gör inte det pga en klantighet med avseende på hur jag sätter referensspänningen för Ib-genereringen dvs via en blå LED som matas av Vcc SOM kan vara allt från 6V till 18V och jag ställde in den vid 9V från batteri medans jag nu kör 12V från agg, teoretiskt skulle man kunna dra trimrarna till panel men jag konstruerar nog om istället till nästa gång, går att luftdra från mina "LDO:er" (Q1, Q2).
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Startat ett nytt litet test.

Tänkte ovan att detta kanske är "Good Enough" men sen gick jag in och rattade lite på Ur-spänningen och det blev värre, vid väldigt låg Ur är det nästan perfekt men vid hög Ur är det som sagt bra mycket sämre.

Krämar man på bortanför vad OP kan ge blir det ännu värre (OP kan i princip ge Ur<25V men jag matar med 12V).

Vad är det här för nåt?

MVH/Roger
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Har funderat lite på bussen och har numera en teori.

När jag kom hem från bussresan gjorde jag några mätningar:
1) Uppåtsvepet är det svepet som ger högs Ue
2) Neråtsvepet hänger lite under uppåtsvepet (speciellt runt knät)
3) Uppåtsvepet kan kompenseras med 2u2 över Re (1 Ohm) och höjdmässigt får jag då mindre problem men stigtiden ökar så jag får problem i X-led istället
4) Neråtsvepet är FULLSTÄNDIGT oberoende av kondensator över Re, det är bara uppåtsvepet som ger problem.

På bussen tänkte jag såhär:
Föreställ Er att Ni har en NPN spänningsföljare som jobbar med signal>0, denna NPN kan då sourca en massa ström men preliminärt inte sinka nåt alls.

Men sinkning sker för annars skulle man inte kunna få ut nån trekant över en liten konding (som vi börjar med att ha som last) för ström måste kunna tillföras (source) och bortföras (sink) för att utspänningen skall bli som man vill (i detta fallet en trekant).

Sourcening sker på vanligt sätt dvs när baspotentialen ökar (tillfälligtvis säger vi Vbe=0) så får kondensatorn ström via den mycket låga utgångsimpedansen hos BDX33 (tror 1/7S~0,2 Ohm) MEN när den skall sinka så är det stopp bakvägen om det inte vore för en parameter som kallas hie som är den ekvivalenta resistansen mellan bas och emitter (funkar åt båda hållen, tror jag) som är av storleksordningen >1k dvs kondingen laddas upp med <1 Ohm men ur (ned) med >1k.

Det blir ganska stora skillnader på stig- och falltid om det finns tillräckligt med kapacitans!

Först och främst har buffersteget (BDX33) denna karaktär dvs upp=1 Ohm, ned=1k (driven av OP gör att 1k gäller).

Sen har vi DUT som också har storleksordningen 1/1k i det här fallet (BD911).

Så man kan se det som att den eventuella kapacitansen som sitter där relativt jord (Ce) tas om hand med c.a 1/1k.

Fast när vi har Re med som last så blir inte skillnaden upp/ned så stor för 1 Ohm parallellas ju med 1/1k, dvs sink sköts av lasten istället för av hie.

Jag vet inte om det här med hie är riktigt men det känns så för en OP kan väl leverera en trekant över enbart en liten konding som last och då MÅSTE ström kunna både sourceas och sinkas, en ren resistans behöver inte det för det räcker att strypa strömmen på nedåtgående flank (tänker mig en OP som enbart jobbar i positiva matningshalvan).

Det (o)lustiga med det här är att det inte stämmer med dom mätningar jag gjort för den flank hos Re (Y-CH) som berörs av en konding över Re det är den uppåtgående flanken alltså den som jag ovan räknat ut ska vara den med lägst drivimpedans, medans det faktiskt inte finns några problem alls på den neråtgående flanken (åtminstone inte vad beträffar påverkan av uppemot 10uF över Re) som ska vara den med högst drivimpedans.

Så jag fattar fortfarande ingenting :D

MVH/Roger
PS
Trodde ett tag jag triggat fel på skåpet, tyckte mig räkna ut att om jag nyttjat ALT så får inte signalerna rätt fas men det visade sig fel, uppåtgående flank hos X (Ur) är i synkronism med uppåtgående flank hos Y (Ue).
Janson1
Inlägg: 1338
Blev medlem: 1 december 2016, 09:06:02
Ort: Marks Kommun

Re: Bygge av transistortestare

Inlägg av Janson1 »

Roger: Jag kan nog inte hjälpa dig med detta då det är ganska svårt att sätta sig in i problemet, jag vet faktiskt inte var jag skulle börjat...
Sen på bild 2 där R30 finns så ränner den ut från en plint och vidare, var tar den vägen tex. Hade det funnits ett helhets-schema så hade det nog (för mig) varit lättare. Alla avbrott i signalföljning försvårar helhetssynen som i detta fall är extra viktig.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Hej Janson1!

Tack för att du försöker men först måste jag be om ursäkt för notifieringen har inte funkat och därför är jag sen med svaret.

Det är inte lätt att rita glasklara scheman, jag tycker inte mina är det men denna senaste ansträngning är det bästa jag förmår.

Tack än en gång för att du försöker!

Idag kom jag dock på en sak, trekanten är asymmetrisk!

Vid KTI: Upp tar 2,1DIV, Ner tar 1,7DIV (förhållande: 1,2:1)

I KTI dvs där trekanten genereras så är förhållandet 4,2:3,5 (förhållande: 1,2:1)

Med andra ord generar 40106 en asymmetrisk fyrkant som hela systemet sen bygger på (att den skall vara symmetrisk) MEN jag har nog kommit på att detta inte spelar så stor roll för vad som händer är att svepen sker med olika hastighet ty varje svep tar 0,5ms och det spelar egentligen ingen roll hur kort eller lång TID svepen tar utan det som spelar roll är vad svepen genomlöper dvs i princip samma sak.

Men jag har ju som sagt en skillnad på upp- och nersvep och jag har funderat i termer av kapacitans och/eller induktans för jag har skillnad i du/dt (eller di/dt) beroende på flank.

Spänningsmässigt är det lätt att se den här skillnaden i Ur för stigtiden är som sagt 2,1DIV medan falltiden är 1,7DIV fast under samma tid dvs 0,5ms.

Så jag har derivatan 4,2DIV/ms uppåt medans jag har 3,4DIV/ms neråt och detta styr både ström och spänning dvs det gäller både induktans (långa kablar) och kapacitans (kablar för tätt ihop, I am reaching :D ).

Säg att det är en induktans modell lång kabel mellan mätpunkt och DUT's kollektor (denna kabel är minst 20cm), om svepet är uppåt (mera ström) så motverkar induktansen det så att netto spänning (strömmen pekar ju åt andra hållet för induktansen vill ju inte ha ström och reagerar med en motemk istället) över DUT blir mindre, eftersom detta är X så hamnar svepet lite till vänster på skåpet för svepet börjar ju längst till vänster och sveps åt höger.

När sedan svepet går åt andra hållet (neråt, eller från höger till vänster) då blir spänningen över DUT högre, så jag har kanske inte problem i Y utan i X för om det pendlar lite fram och tillbaks i X så kan det bli dom här symptomen.

OM det inte vore för att induktansen är löjligt liten, har precis forskat i att självinduktansen hos en kabel är av storleksordningen my_0 H/m.

Om vi säger E-7 i mitt fall och ser på en maxström om c.a 100mA per 0,5ms (säg 1ms) då blir

\(e=-L\frac{dI}{dt}\)

|e|=E-5[V]=10uV, så jag bara svamlar :)

MVH/Roger
Skriv svar